[情報] AMD Zen4 每CCD最多12核主流可能達24核
AMD Zen 架構,除 APU 外的處理器自初代以來每個 CCD 內都有8個核心,雖然 Zen 3 架構對 CCX 進行了改良
把核心數量從每組4個增加到每組8個,但每個 CCD 裡的核心數量一直都是維持在8個沒有動過,但在下一代 Zen 4 架構中也會有變化。
在 Linux 內核補丁透漏,AMD Family 19th Models 10h-1Fh 和 A0h-AFh 最多能有12個 CCD,而這應該就是下一代 AMD Zen 4 處理器。
Linux_Zen4.jpg
這個資訊只能知道 Zen 4 的 CCD 最多有12個內核,但並沒有辦法得知具體的 CCX 和
CCD 的組合
常理推測,AMD 應該不會把每個 CCX 的核心數量從8個縮減到6個,所以應該是每個 CCX有12個內核
CCD 內依然只有一個 CCX,而主流平台正常來說依然最多是有兩個 CCD,12核以內的產品只配單 CCD
而16核和24核的 Zen 4 處理器會有兩個 CCD,理論上 AMD 還可以出一個20核的 CPU。
而在本月早些時候 AMD 已經公佈了他們 Zen 4 內核的 EPYC 處理器計劃
包括最多96核的 Genoa 以及128核的 Bergamo,前者用的是標準的 Zen 4 內核
而後者則採用 Zen 4c 內核,比 Zen 4 核心要小,刪除了某些不需要的功能以提高密度這些晶片採用優化過的快取設計來對應核心數量的增加
這意味著快取容量可能有所降低,甚至某些快取會被直接刪除,不過 AMD 並沒有具體說明。
https://i.imgur.com/cLkUdrk.jpg
滄者編譯 https://reurl.cc/Zj56NW
對尬 學 INTEL 大小核之戰
--
堆核戰術戰起來
核心這麼多 大多數軟體又不支援 單
核性能拉起來比較重要吧
多核肯定是未來趨勢 軟體支援要慢
慢跟上的
build aosp 永遠用的到全部核心,不
嫌多
至少十五年前就說多核是未來趨勢LUL
15y前雙核 現在16核 還不是趨勢?
都過幾年了還在軟體不支援
轉檔不嫌多
Zen4桌上型CPU預最快明年什麼時候出
? 10年老I5快捏不住了 這時候想換電
腦好煎熬
單核性能拉起來? intel也是前幾天
才拉起來好嗎?
在這之前單核性能是被Zen3壓著屌打
然後intel的大小核設計註定沒有多
核潛力 可憐
這篇到底在講什麼,一下CCX一下內核
一個CCD內只有一個CCX?
5000系列IPC去年超過11代視而不見?
多核好啊,這樣跑vm就可以一核對應
一個os
或是豪邁一點一核對應一個軟體也行
哇,大師說牙膏的大小核設計注定沒
有多核潛力,可不可以說一下細節?
5000 ipc有超過去年tgl?
zen 2 是一個CCD內兩個CCX啊
有搞清楚AMD架構就知道在講什麼 ccx
ccd本來就不同東西
大小核沒多核淺力 結果ZEN5也要玩
大小核QQ
Hevc 轉檔有優化可以吃滿了,adobe
全家桶和一下繪圖軟體也有吃滿
不過說真的如果真的是單ccx改成12c
也會遇到cache ring bus慢的問題吧
? 雖然AMD架構也一直沒在拼cache
延遲
但變成6+6感覺也不可能 3代才特別弄
成一個 又拆回去兩個也是奇葩
大小核多核效能不佳? M1表示??
p?page=news_item&px=AMD-Zen-12-C
CDs-hwmon
團結力量大 看看nvidia架構
喔 靠北 原文是寫Up to 12 CCD
那跟CCD有12C根本沒關係啊
其實呢原文是12ccd,然後支那人英
文太爛翻成12c ccx,接著台霉更勝
一籌,直接把支那人的東西簡轉繁,
索性連原文都不看。
就這種垃圾文都能把上面那堆精神股
東召喚出來大戰三百回合也是很神奇
的一件事情
他怎麼讀成CCD變12C的 真的是神理解
笑了,打手故意不貼Linux_Zen4.jpg
ZEN4的PC端要明年Q4
會是13代先出 還是Zen4先出?
差不多同期吧 應該會故意喬到差不多
反正誰先訂好發布會時間另一個應該
會盡量跟上
現在蘇媽重心就在server端 PC端不急
server端加core=加錢 core越多越好
PC端一堆應用4C8T就夠用了
也不看看i皇4C8T當頂規賣多久了
台灣現在還剩幾家有在寫科技文?
4G的12代=4.75G的ZEN3=4.9G的11代=5
.8G的10代,極客灣算的
ithome.com.tw 文章品質算相對好的
不過方向不太一樣就是
IPC 20年前就沒招惹,都靠製程來撐
,p3用10nm來造,頻率拉到5G和現在
的CPU比也不會輸的太難看
其實架構跟指令集一直都有修改
要是製程在撐 那當初推土機
跟著換製程就好
何必大費周章搞顆新架構的Ryzen
intel初代core到現在12代core
光指令集就塞不少東西了
核心架構也是有改
還在那邊軟體沒支援...
i皇一直都是P6微架構
P6後面是改過的Core架構
現在要增加IPC除了分支預測 快取
以外 就只剩解碼單元 分派N個微操作
每核心N個ALU AGU 載入儲存單元
之類的了吧? (參考自WIKI的Zen架構)
葉面
無論是x86還是arm都一樣有理論極限
,就算製程沒卡關ipc一樣遲早會撞
牆,到那時候電晶體就只能全都拿去
堆核心數量
不用換啊,顯卡依舊買不到
未來會開始走ASIC路線吧 開始各種塞
特規ASIC了 像APPLE的玩法
能提升IPC的大改進20年前就都用上了
原本牙膏是有考慮過塞FPGA 不過要動
態切電路應該還是不夠快
現在就只是不斷最佳化
就是因為單核性能上不去,所以才堆
核心和增加專用指令集
一值堆core沒辦法啊 軟體要平行也沒
那麼容易 只能看的到吃不到
ASIC 路線x86 一直都有吧
只是以前ASIC比較一直強調在GPU上面
NB的確會朝蘋果的玩法走,你加專用
電路單元,那我也加
現在大家都還在一個die的狀況彈性沒
蘋果的玩法特別的地方在於SoC
那麼好啊 妳為了特殊客戶加一個特
規指令集 讓core越來越肥不是辦法
近年最有感的就 h264 h265 vp9 的
未來2.5D 3D封裝成熟就變外掛ASIC
ASIC 啊
要什麼掛什麼了
ASIC的缺點就是需要軟體支援才有加
速效果
所以有用的ASIC會變成一個標準啊
有錢開ASIC的用戶不會沒錢寫軟體拉
免驚
軟體工程師終於要打敗摩爾定律了ㄇ
就好像現在大家不會去買個裝置
看YT要軟解的吧
未來高階封裝越來越成熟這種高度客
製的彈性會越來越好 也可以大家更
有效率一點 不用遷就別人要的需求
搞肥整個core
牙膏之前單核每次不到10% 被A趕上
後才開始大幅進步選擇性忽視 去脈
絡討論也太方便了吧
影像相關的ASIC現在沒人掛在CPU了
都掛在GPU 只是IGPU勉強也算CPU內
AVX2的電路這算CPU的東西吧
前面有篇看起來不太嚴謹的測試,
SPR的amx實際上就是asic了
M1 MAX 去計算 svd / eigen decomp
慢的出乎我預料之外
其實都有拉 牙膏也有多塞一些ai的
對於傳統應用毫無作用的東西,純粹
是拿來給deep learning加速
只是以後封裝許可這種不那麼通用的
拿拿出去比較實際
wei115講笑話吧
P3用10nm做不差? 這種假設沒有意義
IPC 20年前沒招?
沒看到同樣製成的P3和P4差多少嗎= =
哪裡只是靠製程提升的IPC
CPU架構近幾年有什麼大突破嗎?
AI分支預測之類的嗎
這邊有人是在做CPU相關工作的嗎?
還有P4和Conroe
06年之後cpu架構就沒有稱得上革命
性的變化
基本上應該就都是pipeline怎麼去配
IPC 看起來是真的滿難提升的
合製程參數跟ASIC為主吧?
這十幾年來ipc是有提升,但都是和
製程綁定,面積和功耗都下不去還要
提升ipc就是RKL
現在不靠搞加大前端跟SRAM拉IPC
難提升也不是20年前就沒招了吧
^都
基本上就是靠製程可以做到更好參數
20年前還沒有K8呢
去對應調整而已 沒什麼架構性突破
我也不知道20年前有沒招,但20年前
處理器的提升很快吧
沒招也是最近十年的事情ㄅ
真的是架構行提升應該是分支預測改?
就是ZEN改過的那個
HT也算是吧 不然真的架構等級的修改
好像也真的不多
過去十年性能提升架構只佔17%
ZEN2 ZEN3 同個製程 IPC 多19%
相比製程的60%真的沒什麼提升阿
分支預測有改過
你不是說二十年前就沒招嗎
沒招這些東西怎出來的?
亂序執行、分支預測、管線、微架構
20年前還在K7 P4
Cache傳輸方法調整應該也能算吧 改
都玩過了 接下來就只是在原有基礎上
MESH之類的
AMD有個異質多核心玩不出來
你先回答他"ZEN2 ZEN3 同個製程 IPC
多19%" 吧
做最佳化 加一個新技術提升十幾趴已
你是說IPC沒招阿
經不可能了
P3做成10nm IPC跟alder lake一樣?
馮紐曼真是神人,已經玩了75年的架
構了
少了那些改進的東西還會IPC一樣喔
我只說不會輸太難看沒說不會輸= =
你說架構基礎上沒改還比較合理
推土機用10NM 我相信超難看
看架構指的是什麼吧 如果只是單運算
x86的分支預測倒沒有什麼大問題
單元架構改的應該就不多了 後面動文
針對IPC的改進 我看起來招數很多阿
GLC前端改了一堆東西還是只有+19%
ipc
二十年來
推土機是AMD預測錯誤 認為接下來浮
點運算會都交給GPU做,所以搞了兩個
章比較多是再動多核整合的架構
那ZEN2和ZEN3呢
整數單元對一個浮點單元 結果軟體只
多了很炫砲的運算架構好像就真的沒
改善了
當他是兩個CPU 讓效能超爛
GLC的後端完全對不起那個前端,從S
NC開始後端跟不上前端的問題越來越
明顯,所以GLC才把ROB從352直接一
口氣拉上512,但allocation和retir
ement還是摳
AMD的AI預測之前看B大說好像也沒真
的那麼猛
你說的分支預測 亂序執行那些東西
雖然是二十年前就有了
可是這二十年來改進不少
你用P3當年的分支預測 製程換到
未來需要處理更多Convolutional或Re
current,所以加入ASIC也是趨勢了
10nm 跑出來的表現 會怎樣?
窩不是專家 我不知道
不用是專家,看評測就好了XD
單核是本 多核只是更加襯托而已
不要跟台鐵一樣便當才是本業了
AMD想要變成核心數為本業根本不好
先說啦 這次又要幾瓦
U大濕耶
你知道EPYC單核和多核都把INTEL
打成狗嗎
我記得723好像出桶了
Intel好不容易爬起來但723已經不在
了
EPYC和TR 孤獨求敗ㄟ
20年前差不多是處理器時脈要破G的時
刻,那時應該是開始加深pipeline跟
拉記憶體匯流排的速度吧,記得那時
很流行超記憶體。
我在想除了大小核策略以外有沒有可
能是雙線產品策略?
注重單核性能一個產品線,注重多核
性能一個產品線
多核就zen4c啊 下一代EPYC 128核
i皇哭著都追不上的核心數
我要看到血流成河
就製程提升最重要
之前卡這麼久 跟停在14nm關係蠻大
等zen5 升級版最香
這張應該貼N次有
感覺並不是為了zen4才加 而是要戰未
來,現在不先試著加 風頭永遠給蘋果
25
[情報] AMD Zen5被曝最多256核:峰值功耗達600WZen4架構還沒誕生,Zen5的傳聞就一直不斷,尤其是在資料中心級的EPYC處理器上。曝 料大神ExecutableFix 日前稱AMD Zen5架構、代號“Turin”(都靈)的下下代EPYC處理器,最高cDT P(可調熱設計功耗)竟然要達到驚人的600W,比目前Zen3 280W、下一代Zen4 400W都要高 出不少。21
[情報] Zen 4 (Dense)基礎架構上減少快取並降頻傳言 Ryzen 8000 系列代號 Strix Point 的 APU 將會採用與 Intel 類似的大小核心架 構 用上 Zen 5 + Zen 4D,並採用 3nm 製程製造 不過 Zen 4D 架構的訊息並不多,但做為小核心是一定的。 最近 Moore’s Law Is Dead 分享了 Zen 4D 的內核細節,Zen 4D 將是重新設計的 Zen