PTT推薦

Re: [情報] AM5,CPU散熱器安裝教學

看板PC_Shopping標題Re: [情報] AM5,CPU散熱器安裝教學作者
yuu123
(yuu)
時間推噓29 推:29 噓:0 →:32

※ 引述《oopFoo (3d)》之銘言:
: https://i.imgur.com/w5YuSb9.jpg

圖https://i.imgur.com/w5YuSb9.jpg?e=1667557106&s=EmpE8MnJM3VLpIb7MzNXmQ, AM5,CPU散熱器安裝教學
: 沒有第三顆的空間,想要超過16c只能從Zen4c方面想辦法。
:
: Zen4成本會非常的高,板子也會很貴(堆料堆滿),ddr5到年底應該也不會跟ddr4一樣便宜。
:
: Zen4拼頻率拼成這樣,跌破大家眼鏡。dc,筆電都是省電比頻率重要,Zen4的設計理念令人疑惑,5ghz真的是魔戒嗎?

部份前文恕刪

老實說在CCD Die Shot出來之前

我對CCD的乳摸沒啥興趣就是

但我對新的IO Die比較有興趣

因為真的變太大了
https://i.imgur.com/4WacHI9.png

圖https://i.imgur.com/4WacHI9.png?e=1667502157&s=bM4eCcji05j9XD139mE0oQ, AM5,CPU散熱器安裝教學


: 推 fu1vu03 : IO DIE製程少一半 體積一樣大 49.159.147.231 05/24 20:04發文前看了一下COMPUTEX的YOUTUBE影片

我覺得是AMD相較於目前GF 12nm IO Die

塞了更多東西進去的關系

: → ShimaKazuya : 當然一樣大,不然內顯要塞哪裡 101.9.133.196 05/24 20:08: 推 ltytw : 2CU又沒多少 125.224.93.133 05/24 20:11: → ltytw : 那些面積大概是別的東西吧? 125.224.93.133 05/24 20:12: → AreLies : PCIe也要面積的 122.117.70.8 05/24 20:14: → AreLies : IO要提升 但是IO也吃DIE面積 122.117.70.8 05/24 20:15: 推 rock0807 : 新的IOD有含內顯阿 223.137.93.132 05/24 20:52老實說多了內顯

跟一些雜七雜八的

會比很多人想像中的佔了更多的Die Size就是了


舉個例子來說

這個是AMD Zen2 APU Renoir的Die Shot

https://i.imgur.com/JfaAcTb.jpg

圖https://i.imgur.com/JfaAcTb.jpg?e=1667546789&s=3tgranyxqhSbTz6k57eC5A, AM5,CPU散熱器安裝教學

來源一樣是偉大的大神 Fritzchens Fritz
https://www.flickr.com/photos/[email protected]/albums

可以從圖片看到

相較Matisse跟Vermeer這種純CCD + IOD的配置

APU的中間偏右上區塊那8條橫的矩形面積

除了是多出來的VEGA的CU部份以外

還能看到緊靠CU右邊邊緣的ROP、上下各佔一小塊的Cache

跟下方很佔Die Size的ASIC,像是影像的編、解碼器

以及顯示輸出的控制器跟PHY

跟這些附屬建物(?)相比

VEGA 純CU部份所佔的面積,真的是小巫見大巫了



剛才打到最後要送出時

才發現很早以前已有高手已經畫好區域圖

比較詳細且清楚的區域圖,可以去techpowerup看

Reference:
https://www.techpowerup.com/268747/amd-renoir-die-annotation-raises-hopes-of-desktop-chips-featuring-x16-peg

縮網址:
https://tinyurl.com/2p83963h


再參考這次蘇媽在Computex上的影片
https://i.imgur.com/FjXzLrx.jpg

圖https://i.imgur.com/FjXzLrx.jpg?e=1667558196&s=iMu1sRlVn06QfC8WYicg8g, AM5,CPU散熱器安裝教學

IO的部份從之前的DDR4 → DDR5

PCIe 4.0 → PCIe 5.0

USB 10Gbps → 20Gbps 14個

還多了Wifi 6e

由於USB沒寫清楚從CPU的直通部份給幾個

但我猜應該至少比上一代的Vermeer給4個 USB 10Gbps還多

再加上4個Port的顯示PHY...



我的感想是

這次IO Die真的塞了一大堆東西進去

除了CCD以外,應該都全包了


感覺AMD真的鐵了心要把CPU當SoC

跟Intel的設計風格真的愈差愈多了



只是因為頻率提升及加了PCIe 5.0進去

那個Infinity Fabric應更會更佔位子


再加上AMD在設計上,是把CCD跟IOD互連的部份

以及CCD跟顯示晶片互連的部份

全都是用Infinity Fabric相連

所以那個Die Size會變大真的不是很意外



但我總覺得AMD應該有額外塞了一些,

表面上沒看到的東西進去

像這個是Zen2 Matisse IO Die
https://i.imgur.com/cs7rr2f.jpg

圖https://i.imgur.com/cs7rr2f.jpg?e=1667535591&s=wo8OPIfdQxOHX6S9EykPvg, AM5,CPU散熱器安裝教學

沒含內顯的IO Die,外圈那圈

扣除很明顯的記憶體控制器跟CPU相連的IF

就已經被剩下外圍那圈USB相關的部份佔了不少空間



所以我在想這次應該有塞了其他東西進去

不然以這顆IO Die的面積,對照GG 6nm的價格來說

我怎麼想都覺得那顆IOD應該便宜不到哪邊去...



已經快是Matisse CCD的兩倍大了

故意設計這麼大一顆IO Die,應該有其道理才對....

--

※ PTT留言評論
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.168.187.54 (臺灣)
PTT 網址

ICEFTP 05/26 03:02一種可能是內顯沒全部啟用

ICEFTP 05/26 03:03還有一種可能是這個IOD是不是也有

ICEFTP 05/26 03:03DDR4的MCU?

labbat 05/26 04:28mcu哪會大 儲存控制器與儲存才會大

wardraw 05/26 08:34內顯獨自拉出來一塊不會更省成本嗎

wardraw 05/26 08:36跟IO併成一塊看來6nm良率很高

wahaha99 05/26 08:49如果我沒理解錯,這顆IOD是不是比

wahaha99 05/26 08:50Core還大了? 這哪招

wahaha99 05/26 08:51雖然之前也比Core大,但製程是低的,

wahaha99 05/26 08:51現在製程同步還又更大....

johnjohnlin 05/26 09:08看layout感覺是IO bound,所以就亂

johnjohnlin 05/26 09:08塞吧,這代變大可能是IO更多了

b325019 05/26 09:40你看發表會給出來的規格就知道IO塞

b325019 05/26 09:40到滿出來了

b325019 05/26 09:44地坪就那麼大你再拉出來沒地方放了

crow0801 05/26 10:13越看越不適合ITX

wahaha99 05/26 10:45IO塞成這樣那還要南橋幹嘛

b325019 05/26 10:52ITX搞不好還真的靠iod單幹就夠了

crow0801 05/26 10:53整個設計看來還是面向伺服器跟專業

crow0801 05/26 10:53市場 DT的CPU只是加減賣 不然一般

crow0801 05/26 10:53使用者哪裡需要這麼多IO

b325019 05/26 10:54整個zen架構其實DT都是順便而已

g0428168 05/26 11:07因為DT只是順便而已

pig 05/26 13:08從 zen1 就是這樣了,不用晶片組

pig 05/26 13:09基本上該有的 I/O 都在 CPU 上有

pig 05/26 13:10當然要更多的話就要晶片組了

aegis43210 05/26 13:22塞成這樣其實還是不夠用,畢竟要為

aegis43210 05/26 13:22新一代高速記憶體的支援性及USB4.0

aegis43210 05/26 13:22做準備

storym94374 05/26 13:59發表會上沒提到USB4但還是可能支援?

oopFoo 05/26 14:17USB4應該是不支援,等改版,認證與

oopFoo 05/26 14:18相容性應該這一版來不及。

maplefoxs 05/26 14:46可是為什麼x670e要兩塊晶片組

maplefoxs 05/26 14:46到底有多少東西要塞

friedpig 05/26 14:52就什麼都要黏 一個設計到底 黏兩個

friedpig 05/26 14:52晶片組就有更多io

friedpig 05/26 14:53也有好處拉 chipest代工的 只作一

friedpig 05/26 14:53種省點設計費

CORYCHAN 05/26 14:55有沒有可能是IGPU規格給得不錯呢?

oopFoo 05/26 15:48IO微縮不行已經很久了,所以才需要

oopFoo 05/26 15:48chiplet。普通邏輯一個節點還可以

oopFoo 05/26 15:491.8的密度進步,io只有1.1左右。所

oopFoo 05/26 15:50以就算12到6有兩個節點,光io只能縮

oopFoo 05/26 15:52小到0.6~0.7左右,pcie5需求又更大

oopFoo 05/26 15:53真的igpu可以給的空間所剩無幾。

oopFoo 05/26 15:546n的主要好處應該就是功耗跟頻率。

Windcws9Z 05/26 17:49因為Zen架構的設計理念

Windcws9Z 05/26 17:49一直是以Server為主 DT為輔 NB去死

Windcws9Z 05/26 17:51所以那顆IOD應該也會在EPYC上看到

Windcws9Z 05/26 17:55有些人在那叫什摸只給2CU

Windcws9Z 05/26 17:55因為Server不會用內顯來打遊戲

Windcws9Z 05/26 17:55DT才會

oopFoo 05/26 18:41Server的IOD要大多了,原理一樣就是

storym94374 05/26 19:27既然IO都比照server了為什麼記憶體

storym94374 05/26 19:27不跟著變成四通道 屌打I家

b325019 05/26 19:29四通沒意外一樣給HEDT,然後DC是8通

aegis43210 05/26 19:56四通道的控制器面積,那麼小的基板

aegis43210 05/26 19:56塞不下了

kevin850717 05/26 20:36接下來是 售價爆炸 還是 毛利爆炸

aegis43210 05/26 20:40當然是售價,DT市場沒必要降價

xiaotee 05/27 11:29感謝說明