[情報] 線上開放原始碼IC設計驗證課程
各位板上的大大、大姐好,
既前兩年COSCUP邀請許多國外講者,
講述有關開源的IC設計、開源EDA工具、甚至開源PDK後。
目前Google與Efabless的開源Silicon shuttle已經run到MPW8了。
但是有一塊一直沒有被填上的,
就是沒有一個驗證環境。
現在,在與台灣伴伴學社群的接洽後,
我們請來了前威盛科技的CTO/研發副總、
現於台、清、交開設HLS與相關課程的賴瑾老師。
於線上開設IC設計與驗證的課程。
預計會是基於Efabless的harness SoC, Caravel上在作延伸
課程相關訊息網址為:
https://www.facebook.com/events/1353377965484906
還請各位舊雨新知一起來,
透過開源、開放的資源學習!
--
※ PTT留言評論
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.25.84.205 (臺灣)
※ PTT 網址
※ 編輯: snaketsai (114.25.84.205 臺灣), 02/09/2023 21:26:14
※ 編輯: snaketsai (114.25.84.205 臺灣), 02/09/2023 21:26:38
※ 編輯: snaketsai (114.25.84.205 臺灣), 02/09/2023 21:36:04
→
推一下
推
推個
推
推
推
推
推
請問一下 學店上這個可以去一線公司當rd嗎
噓
洗四大比較實際
推
我建議樓上投胎最快
68
[請益] 瑞昱研替IC設計面試邀請各位科技版前輩好,本人最近收到瑞昱兩個職務的研替面試邀請, 正在猶豫要不要參加面試,職位如下: 1. 研發替代役職務-Audio數位IC設計(視訊面談) 2. 數位IC設計工程師(camera部門) 小弟本身背景四大工學院學士,四大CS碩,28
[討論] Verilog被取代的可能性Verilog支撐了ic設計產業40年 挺過了HLS, SystemVerilog等新方法的衝擊 如今是不是也快走到盡頭了? 隨著晶片複雜度不斷提升,單純用Verilog描述硬體是不是已經有點不夠用。不少人都對Ver ilog貧弱的功能感到不滿,因而發展新一代HDL33
[情報] COSCUP2021 史上最「硬派」議程軌下晶片與FPGA EDA各位Tech_Job板大德好, 以往COSCUP(開源人年會)的議程多半是隔壁軟體工作板的範疇, IC、與其他硬體產業的議程相對比較少, 頂多是跟一些嵌入式、開放硬體專案比較有關。 但是今年,小弟忝為〝Bringing Open Source Software to Hardware〞15
[情報] 使用開放PDK的開源eFPGA設計將在今年年中下線,集資中去年八月,小弟忝為台灣開源人年會(COSCUP) 〝Bringing Open Source Software to Hardware〞議程軌的主持人, 有來貴板面作些小宣傳: #1W-w6hiT (Tech_Job) 當天有一系列開放原始碼的半導體/IC專案議程, 目前錄影都已上線,包含— —10
Fw: [姆咪] 原來台積離職率這摸高ㄛ作者: siscon (e-diot) 看板: Marginalman 標題: Re: [姆咪] 原來台積離職率這摸高ㄛ 時間: Tue Sep 21 22:02:06 2021 : ※ 引述 《wwndbk (snoopy養的狗)》 之銘言: : :6
[情報] AI/晶片設計/佈局免費線上課、還有獎勵金課程名稱:AI應用與晶片設計實作班-第二梯 (全程免費,且每個月上課時數滿100小時,可領8000獎勵金) 8/10前須完成線上報名! 40名,額滿為止。 如果你是已經有PCB Layout基礎,想要升級學習IC Layout,或是有基礎電類背景,想要跨入IC Layout領域工作,或是剛從學校畢業,投入職場的新鮮人,想要強化IC 設計、IC Layout、或是AI入門專業能力,或是已有初步IC Layout基礎,苦無企業媒合機會,這個課程都可能可以幫上你的忙~ Layout部分將有國家晶片中心教師、聯發科、南亞科部門主管、瑞昱工程師偕同授課與就業媒合。- 勞動部勞動力發展署「產業新尖兵試辦計畫」補助課程--AI實務應用與晶片設計班即將 開始報名囉! 全額補助、還有學習獎勵金! 課程以電子學、電路學、python程式教學為基礎核心: 16小時基礎課程、32小時專業學科,透過IC設計和佈局、AI分析知識的教學結合機器學習