[請益] 數位IC設計Offer選擇
幫朋友代po
背景:
交大電機學士+清大電機碩士
數位IC相關課程修好修滿
背景比較偏向計算機結構
大學專題與碩論都與數位IC有關
因為保證不刪文，但也不想被查水表。
以下數字有些微調整過，公司與部門都匿名，先說聲不好意思。
A公司 Digital Designer (DD)
in-house CPU開發，為其他部門提供CPU需求的支援。
年薪: N
工時: 9~18 準時下班 幾乎不加班
優點: 與學生時期想像的RTL designer工作內容類似，比較有成就感。主管人看起來很好。部門分紅穩定。
缺點: 怕之後被取代，好像很多RTL design都外包給對岸來做。支援部門的成長性也沒那麼好
B公司 Digitial Design Verification (DV)
通訊晶片Front-end驗證
年薪: N+40萬
工時: 9~18 趕下線會加班，可回家遠距加班
優點: 錢多，DV未來是趨勢，要跳外商也會比較容易。
缺點: 沒碰過DV跟通訊，且部門是做消費性電子，會因為分紅大起大落，環境看起來有點高壓。
C公司 Digital Designer (DD)
比較類似R&D，做SoC的Network on Chip的SystemC模型以及High-level synthesis。
公司新team，目前都在起步階段，想要引入High-level synthesis的方法來縮短產品開發週期。
年薪: N+10萬
優點: 背景知識相符，主管也是認識的學長，好說話。如果做起來就前途無量。
缺點: 比較偏向Estimation tool而非design，沒有相關經驗，如果這個Project失敗會讓履歷空白幾年。
內心偏好A公司的安穩生活，但覺得又該趁年輕去C拚一波。
不知各位怎麼看?
--
你都覺得A在未來會被取代了，怎麼還會安穩呢？
建議還是貼近市場一點。第一個是支援，第二個是驗
證，第三個是流程。這三個都是次級角色，不是首選
。
現在台清交純血都面到DV 了
DV有啥不好? 高階製程DV是未來顯學好嘛! 一堆資深DV
都是DE轉的! 別拿半桶水的DV 工程師來比擬
C家的純HLS開發我是不認為做得起來啦，HLS雛型化好
當然A呀，難道你以為會寫RTL就是會design?
用，或IC ECO可以用，但整顆SoC要HLS兜,面積會很大
不缺錢選A，現階段RTL+高階製程跟SoC複雜度很難取代
B的話DV敢用新人~ 我是不知道你能驗出什麼DE的bug
DV我才覺得是趨勢，現在東西最做越複雜，coverage越
來越難達標
DV現在都有建好的uvm ， 打pattern驗而已 新人ok啦
DV如果打得pattern都是DE提供的，那有什麼價值?
厲害的DV就是要驗出各IP兜在一起後連DE都沒驗到的
DV跟FW才會擺在一起比吧
DV跟 DE可以一起驗的話....你要DV幹嘛?
這種DV DE自己驗驗就好
當然DV 非常不一樣
剛畢業？明年畢業？不直接投外商嗎？
這學歷直上外商吧 S之類的
DV的薪水比DE高一截,挺不錯的
B 和C都不錯， 剛畢業不要去作支援工作,會後悔
好有年代感，SystemC是有公司用來做快速驗證
C失敗也不會空白吧 C發展性最好
接下來幾年景氣差 外商薪水會比較高 建議投外商
DV難養
選A啊工作了才知道下班時間的可貴，而且分紅穩定早
下班傻子才不選，然後缺點看起來都是自己臆測的
我會選DD，職涯薪資天花板一定比較高
取代或成長性什麼的你一個小時面試不可能會知道啦
建議選DD 職涯發展跟薪水最好
可以請問brighttest大大 為什麼覺得C的發展性比較
好嗎？ 因為感覺systemC在3～5年內不容易推起來，
而且PPA也不如RTL刻出來的
這學歷值得去C試試看 真的不順利也很好跳吧
A 是 R 家的話我有認識
如果你未來要爬到chip lead之類，DV可能很難。如果
天花板在manager, 其實沒差
我覺得 C 的話，是要去學 NOC 這種 bus 架構的設計
概念，以及使用 NOC 時的 system performance 分析
方法，要檢查的 key index。 HLS 是一種實現的方法
，只是它還不好用，我有聽過有公司試用，但沒聽過
有長期採用的
去鴻海第一年150沒問題
要求安穩的日子DV 不錯.
A是Andes?
台灣DD很缺
選錢多的 你之後跳才不會後悔
驗証薪水比 Designer 高？？
DV薪水不輸DE跟FW
去看看外商DV薪資多驚人! 是台廠DV太廢還是台廠只出
得起香蕉，讓人誤以為DV是在打雜的? 外商只要DV驗證
抓到bug或驗證coverage太低不放行 該擔心的是DE
我身邊沒認識很專業的DV，想問一下，如果IC回來後
有bug，DE的鍋比較大、還是DV的鍋比較大？
DE的鍋大! 除非是IP間的連線有問題
那這樣DV不就滿爽的，權利大薪資高責任低，當然選DV
啦
Post silicone issue DE責任大正常阿 至於DV是不
是爽缺 只能說要挑公司 看公司是否尊重DV的價值
b 剛畢業選錢多的
Post silicon出問題也是有DV被去PDCA要求改善的，只
是一般DE也不會知道，常常也是因為這樣被加一些擾民
的testcase
HLS ECO 超麻煩的，用來作 ECO 的 LEC engine 還會
abort 給你看
專業的DV tier-1 不少吧，我覺得他們像神一樣
有人q我 那我再回一些 cpu自研在台廠通常是省權利金
不太可能去玩多核多層cache 亂序執行這種東西
最後多是前人做出來後人maintain DV在台廠就是DD小
三層 cache 算多層嗎？
弟不討論 NOC這種system bus 通常各公司都是自研
不會往外面買 而且剛起步會有很多東西可以玩才是
但重點是這幾年外商薪水會比較高 建議投外商
請問為什麼會有台商外商對於DV差別待遇？
也就是說為什麼會有外商比較重視DV的說法？
至於HLS sifive用很爽吧 ip level Z>B
C這個我越看是越不妙 這應該不叫design engineer
要走design的話 A看起來不錯 還可以練架構設計
選螃蟹吧
推B, DV讚
如果想去外商，大推DV
到底是DD能轉DV,還是DV能轉DD? 誰比較有價值不是應
該一目了然
別鬧這種學歷根本不用選DV就能進外商 絕對選1/3
有志外商，那就肯定是DV，薪資普遍強過DE！
B屌打
有年資的狀況下，目前DD要轉一線外商DV不太容易
台廠的話，大部分 DD 轉 DV 是比較容易的，但隨著各
公司 DV 開始精進，以後好不好轉就很難說
去發哥不多說，去爛公司你試用期就抓狂不幹了
C完全不推，NoC做HLS這方法根本錯誤，那個豬頭想的
？
C感覺像是大M的某部門
C看來沒啥用啊，除非是用來橋接測試
如果是用來幫對岸疊床架屋較落後的芯片勉強有用
或者用次級芯片群去挑戰主流芯片的算力
但是成本、能耗、體積等就別想考慮了
NoC 很有用啊，特別是在先進製程
NoC大公司才有餘力自研,因為要有人力處理AMBA wrap
描述HLS導入中,應該是希望model可以協助RTL PPA比較
要完全SC轉RTL 到DV/Synth階段應該還會有很多煎熬
做IP的問題應該是內部市場/用戶夠不夠大
不然被說外購IP都比自研便宜好用就只能吞下去
做DV就是換角度看Design但不少流水線雜事要處理
因為DD自己要看的report太多 很難期待會搞好流水線
流水線就是指DV環境架設與流程自動化
但這年代能自己寫RTL的部分應該越來越少 整合缺多
整合包含接線跟DV, DV需協助確認IP configuration
所以DV需求才變高 需要人驗證複雜度而非開發新IP
IP 看公司和部門，我待的部門反而需要更多RTL 要寫
，也因為整個IP越來越複雜需要更多DV，當邏輯閘數量
規模來到幾千萬等級時 DV 的專業是再怎麼資深的DE
也做不到
SoC SystemC 分析的需求很多，專精的人很少，台廠重
視的公司應該也不多，所以很多系統的面的評估在pre
Silicon 都是用通靈的
ic這種東西 用看的到底層的Module方式寫會比較好
不然要在critical path 加個fifo都很難
反正不要C就對了 10幾年前就在畫虎爛的東西，現在
還在畫
HLS 或是 NoC 最近幾年都有世界 tier-1 公司在用，
然後 SystemC 很值得學，只是台灣公司能學多少就不
知道了
69
[請益] offer請益 華邦/MTK想先來請益一下這兩個職缺，絕對不會刪文留給其他人做參考，謝謝 各位前輩好，先介紹一下背景小弟是四中學碩電機畢業，目前在記憶體產業工作五年，目 前有幸拿到一個華邦口頭offer，和MTK紙本OFFER。 —————————————————————————- 華邦電61
[請益] offer請益(gg/慧榮/發哥/螃蟹)代po 背景：混血113電資碩 剛畢業 最近面試了一輪 覺得很難判斷 想請版上大大幫忙看看 -33
Re: [討論] 不要再N了!工作求學跌跌撞撞 大學讀二類排名倒數第3的學校 非4大碩士畢業,當時IC design正紅 自學數位IC設計,從機械轉ASIC designer 以下職位都是ASIC designer,非主管28
[請益] offer請益各位前輩大家好 小弟是今年四大電機所的新鮮人 目前拿到幾份offer 但實在是做不太出決定 想問問大家的意見22
[請益] offer 請益 數位IC各位年薪300+的前輩好 小弟114 ICS碩畢 近期拿到下列offer 1.SMI SSD digital IC designer Package : N*14+兩次分紅+RSU20
[請益] R&D vs. IC Design 怎麼選個人背景： 國外 EE Master畢業，到現在快六年Digital IC Design工作經驗 故事背景： 目前人在國外Design house工作，前陣子因為組織改組從原本的IC Design Team被分配到公司中心的Innovation Office，這個部門主要負責公司新技術的導入，應該類似其他公司的Path finding部門，大部分同事都是PhD。我的工作目前是做新技術的feasibility study、讀paper、跑模擬、以硬體的角度提供新技術是否可行及架構的評估，以及最後會在FPGA上做驗證，在驗證可行後會交給其他部門做成產品以及量產。 到現在工作起來的感覺是滿喜歡的，畢竟碰到的都是最新技術，每天也都會有不同的挑戰要跟不同領域的人合作解決，很像在讀PhD的感覺。11
[請益] Offer請益代PO 各位年薪300萬的大大們好 小妹今年即將畢業，目前有機會拿到以下兩個Offer，想詢問各位的意見 1.A公司 職缺：記憶體工程師11
[請益] 研替offer請益代PO 小弟桃園某國立大學EE畢業 以下有幾個研替offer選擇，想聽聽大家的建議，謝謝 1. 円星科技: 數位IC Design 內容: 主力高速介面designer，應該是滿有前途的選擇7
[請益] 新鮮人研替offer請益(代po)各位年薪百萬大大們好 小弟混血資工碩 碩論做影像處理深度學習相關（碩班修課主要都修影像演算法或AI 深度學 習相關的 沒修硬體相關的課） 近日有得到以下部門的研替offer 但兩個方向除了用到的程 式語言外 專業知識可以說是完全都沒碰過 所以想來問問 1. 二線design house （新竹）
![[討論] 在台積電工作是不是真的沒有這麼光鮮亮麗](https://i.imgur.com/t7MY7Cyb.jpg "[討論] 在台積電工作是不是真的沒有這麼光鮮亮麗")