[分享] Layout工程師很危險，Google自動晶片設計
Layout工程師很危險，Google自動晶片設計AlphaChip問世
https://www.jiqizhixin.com/articles/2024-09-27-5
2020 年，Google發表了預印本論文《Chip Placement with Deep Reinforcement
Learning》，介紹了其設計晶片佈局的新型強化學習方法。後來在2021 年，Google又發表在Nature 上並開源了出來。
今天，Google發表了這篇Nature 文章的附錄，更詳細介紹了這個方法及其對晶片設計領域的影響。同時， Google也開放了一個在20 個TPU 模組上預先訓練的檢查點，分享模型權重並命名為「AlphaChip」 。
Nature 附錄網址：https://www.nature.com/articles/s41586-024-08032-5
預訓練檢查點位址：
https://github.com/google-research/circuit_training/?tab=readme-ov-file#PreTrainedModelCheckpoint
谷歌首席科學家Jeff Dean 表示，開放預訓練AlphaChip 模型檢查點以後，外部用戶可以更輕鬆地使用AlphaChip 來啟動自己的晶片設計。
計算機晶片推動了 AI 的顯著進步，AlphaChip 利用 AI 來加速和優化晶片設計。該方法已被用於設計Google自訂 AI 加速器（TPU）最近三代的“超人”晶片佈局。
作為首批用於解決現實世界工程問題的強化學習方法，AlphaChip 只需要數小時便能完成媲美或超越人類的晶片佈局，而無需再花費數週或數月人工努力。而此方法設計的佈局已應用於世界各地的晶片，覆蓋場景包括資料中心到手機。
GoogleDeepMind 表示，AlphaChip 已經徹底改變了我們設計微晶片的方式，從幫助設計用於建立AI 模型的SOTA TPU 到資料中心CPU，它的廣泛影響已經擴展到了Alphabet 內外。
GoogleDeepMind 聯合創始人兼CEO Demis Hassabis 表示，如今我們形成了這樣一種反饋迴路：訓練SOTA 晶片設計模型（AlphaChip）→使用AlphaChip 來設計更好的AI 晶片→
使用這些AI 晶片來訓練更好的模型→再設計更好的晶片，這正是GoogleTPU 堆疊表現如
此好的部分原因。
各路網友對Google的AlphaChip 寄予厚望，稱「晶片設計晶片的時代來了」，也預言谷歌將贏得未來AGI 之爭。
AlphaChip 是如何運作的？
晶片設計並非易事，部分原因在於電腦晶片由許多相互連接的塊組成，這些塊具有多層電路元件，所有元件都通過極細的導線連接。此外，晶片還有很多複雜且相互交織的設計約束，設計時必須同時滿足所有約束。由於這些複雜性，晶片設計師們在60 多年來一直在努力實現晶片佈局規劃過程的自動化。
與AlphaGo 和 AlphaZero 類似，Google建構了AlphaChip，將晶片佈局規劃視為一種遊戲。
AlphaChip 從空白網格開始，一次放置一個電路元件，直到完成所有元件的放置。然後根據最終佈局的品質給予獎勵。谷歌提出了一種新穎的「基於邊」的圖神經網路使
AlphaChip 能夠學習互連晶片元件之間的關係，並在整個晶片中進行推廣，讓AlphaChip在其設計的每個佈局中不斷進步。
Google借助AI 設計AI 加速器晶片
自2020 年發布以來，Google已經採用AlphaChip 為每一代Google TPU 產生超級晶片佈局。這些晶片使得大規模擴展基於 Google Transformer 架構的AI 模型成為可能。
TPU 作為Google強大的生成式AI 系統的核心，應用範圍從大語言模型（如Gemini）到圖像和視訊生成器（Imagen 和Veo）。這些TPU 是Google AI 服務的核心，可透過Google
Cloud 供外部用戶使用。
為了設計TPU 佈局，AlphaChip 首先在前幾代的各種晶片區塊上進行練習，例如片上和晶片間網路區塊、記憶體控制器和資料傳輸緩衝區。這個過程稱為預訓練。然後谷歌在當前的TPU 區塊上運行AlphaChip 以產生高品質的佈局。與之前的方法不同，AlphaChip 解決了更多晶片佈局任務實例，因此變得更好、更快，就像人類專家所做的那樣。
隨著每一代新TPU（包括Google最新的Trillium（第6 代））的推出，AlphaChip 設計出了更好的晶片佈局並提供了更多的整體平面圖，從而加快了設計週期並產生了性能更高的晶片。
AlphaChip 帶來的更廣泛影響
AlphaChip 的影響力體現在Alphabet、研究界和晶片設計產業的應用。除了設計TPU 等專用AI 加速器外，AlphaChip 還為Alphabet 的其他晶片設計佈局，例如Google Axion 處理器，這是Google首款基於Arm 的通用資料中心CPU。
外部組織也在採用和建構AlphaChip。例如，全球頂級晶片設計公司之一聯發科擴展了
AlphaChip，以加速其最先進晶片（如三星手機使用的Dimensity Flagship 5G）的開發，同時提高了功耗、性能和晶片面積。
AlphaChip 引發了晶片設計AI 工作的爆炸性增長，並已擴展到晶片設計的其他關鍵階段，例如邏輯綜合和巨集選擇。
開創晶片新未來
谷歌堅信，AlphaChip 有潛力優化從運算架構到製造的晶片設計週期的每個階段，並改變智慧型手機、醫療設備、農業感測器等日常設備中客製化硬體的晶片設計。
目前，AlphaChip 的未來版本正在開發中。谷歌期待與社群合作，繼續改變自動晶片設計領域，進而在未來迎來速度更快、價格更低、能源效率更高的晶片。
參考連結：
https://deepmind.google/discover/blog/how-alphachip-transformed-computer-chip-design/
--
當他們走向 客服 繪師 碼農的時候 我沒幫他們出聲
真的QQ
這個自動佈線完,不也要RD review
layout 去改
難道可以直接下晶片？
之前講軟體工程師失業. 感覺硬體也差不多了
就是以前十個人在拉線 現在只要一個有經驗的review
那他們的 TPU 做的如何
本來就會一直有新的tool,但是要人去做確認
自動佈線不是很久以前的題目嗎？現在市場主流的CPU
和GPU還有純人工佈線的嗎？
中國的外包廠還有人工的吧？
認命點直接下fab當製程
AI繞線比你強 還需要你確認嗎?
alpha go下圍棋 還需要人去確認有沒有下對嗎?
這家晶片也沒多強 在台灣連前五都排不上
幾年前就發peper說可以自動合成電路 結果勒？
拿layout說硬體工程師差不多 哈哈哈
阿法狗輸給李世石那場，就是出了很離譜的錯誤。但
因為是比賽，所以賽後才去修bug。
下錯那手，黃博士馬上搖了搖頭。但還是只能下那手
臭棋
看不太懂 這個跟APR tool差在哪
重點是要有人comment
叫AI自己Layout自己模擬自己出Gerber
他就是操作APR tool的工程師，這種死的東西好取代
靠北不就Apr
反正APR也就是經驗法則，try and error而已
程式邏輯都能取代了，這種死背的學會秒給最佳解
當然是請一個年薪300~400萬的on call的頂級拉線仔，
火掉10個年薪百萬拉線仔， 來回省600萬老闆每年可以
換一台車耶
誰管你們layout免洗筷要求加個班還唧唧歪歪的
HW永遠似乎不受影響 因為HW的bug常常連自己要debug
什麼都不知道
不就是多一個工具嗎
這是快速最佳化APR好嗎，deepmind原文有寫MTK已經使
用了
自動化應該是趨勢 小公司可能不太能花錢導入 不過大
公司現在架構這麼複雜 不太可能找一堆人來Layout 或
是把人操到掛掉 很多事情都要想辦法自動化來做
HW就是等哪天機器手臂可以進RD工作區rework再量測才
會被取代
應該和圍棋一樣，本來是帶譜走棋，演化zero ，apr
工具會進化吧
從規則走線，變ai 怖局走線
會改叫操作Ai 工程師
的確，原本EDA tool暴力嘗試無法試出好的走線，AI
玩久了直接生出神之一手也是可能的
Layout跟APR是不一樣的領域，到底是在講哪一種？Lay
out讓AI來畫還不可能吧，若是APR那本來就是tool 在
擺放跟繞線，所以Cadence或Synopsys也可以講我們是A
I囉
AI 設計然後工廠做不出來，一直怪罪工廠