[討論] 現在說的nm節點是閘極長度還是鰭片寬度?
我一直以為現在的7nm, 5nm, 3nm都是指Gate length
但是最近看到某博說 閘極長度的奈米節點是用在平面MOS
FinFET的節點都是在說Fin的寬度?!
真的是這樣?
那之後2nm GAA製程節點指的是nano sheet的厚度嗎?
--
作業自己寫
不要鬧
你覺得2nm 的FW能用嗎,用你的膝蓋想想, 有點量子
力學的嘗試就不會問這種問題
原本intel是這樣命名~但後來學GG命名了
nanosheet 就把fin 倒下來......不會比較薄
我是不知道10A後要怎麼掰~一層原子怎麼更薄
而且通道電流要越大越好~其實反而變大才好
intel 5nm 改名叫20A~
早就不是gate length 了
假的啦 去看techinsights的reverse engineering上
面都有去做delayer然後切FIB
但認真說GG玩HKMG這塊是真的屌
學apple啊 重新定義
Id變大你要考量到很多short channel effect啊
GG屌的真的是在pl vp contact和metal1這幾道proces
s
Metal 1是啥
第一層sputter上去的metal 這層和poly基本上都會用
EUV tool去曝 因為他在design rule上面定義的線寬
都是最小的 而且也完全不能overlay要吃完能接到cont
act 不然測WAT直接fail
去問曲博拉
好奇q大説的
HKMG到metal via 幾乎涵蓋全部一半了吧?
跟什麼寬度都沒關,只是命名產品世代
改用density去看會比較準
可以想成第幾代第幾代 世代名稱而已了
都不是,早就和實際物理尺寸脫鉤了,只是沿用過去命
名規則而已
2nm以後乾脆改用密度命名 叫0.5B (0.5BTr/mm2)
只是像「牛肉風味麵」一樣的假命名而已
那個已經跟任何東西的dimension無關了吧
十萬青年十萬肝
1/2 pitch
我一直以為是電性等效寬度
是oxide厚度啦
一個厚度 各自解讀
現在都等效線寬了 跟實際尺寸無關
幾奈米的數字應該是全球客戶數
大哥啊….你隨便找一個model開layout接一接不就知道
了
太陽餅有太陽嗎
說真的 其實都不是
菜逼八
不是。現在只是個商業命名而已,不對應到固定 PPA,
或是任何 physical dimension。至於是誰玩壞命名的
,大家心知肚明。
現在根本就喊爽的 我之前有量過某個世代gate lengt
h跟名稱沒啥關係
HKMG哪裡強了......我怎麼感覺不出來......
哪邊強都無關啦,員工認真一點啊,我股票很多
就密度啊 只要你能塞兩倍不管啥方法 就把長度除根
號二 當作這種製程的名稱
62
Re: [新聞] 台積電5奈米完勝三星 高通指「供應吃緊」今天曲博科技教室的直播節目有提到目前推測到的三星五奈米翻車原因 推測主要是opc技術不夠完美導致後段製程金屬導線電阻過高 這個部份的完善推測 "至少" 要半年才有 "機會" 趕上 另外還有提到目前接受到的訊息是S895會轉給台積電來做42
[情報] i皇7nm將比肩GG 3nm!!!!!!!!!!!!半導體王者歸來?Intel 7nm關鍵指標洩漏:比肩3nm -- 這幾天,Intel公佈了雄心勃勃的IDM 2.0戰略,將投資200億美元建設兩座半導體晶圓廠 ,7nm工藝要在2023年量產,目標是要重回半導體領先地位。29
Re: [情報] 2年後追上台積電 三星計畫2022年量產3nm上面連結是三星2019技術論壇宣布3nm用GAA的內容 往下拉可以看到密度:"Area -45% compare to 7nm" 1/(100%-45%)=1.82 代表3nm GAA密度是7nm的1.82倍22
Re: [新聞] 美日合作2奈米與小晶片技術,對台積電是IBM :2015 公佈7nm使用SiGe channel. tsmc 2017量產7nm,隔年7nm+ 使用EUV GF使用IBM技術,但2018 放棄7nm開發. 三星量產7nm 號稱使用EUV,結果良率比台積還差 接著 IBM : 2017 公佈5nm, tsmc 2020量產5nm 使用大量EUV及high-mobility channel 同年,三星號稱量產5nm, 實際被驗證假7nm, 且性能不如台積6nm. 公佈2021量產3nm GAA