Re: [閒聊] 某36萬元網路交換器文案

既然有人提到了
https://i.imgur.com/vDnuioI.png

: ● 讓Ethernet信號封包藉由傳輸Transformer的線材及繞線方式和排列位置使信號耦合變
: ，再運用線與線之間的分布電容量和Transformer/Common Chock的洩漏電感來達成耦合及
: 耦合效應，讓信號頻譜部分頻段雜訊下降又讓部分頻段信號LOSS降低，使J端到PHY端封包
: 於完整，減少PHY 端IC CHIP 因TX\RX 及元件等等…損失產生過多補位信號進而使聲音產
: 失真。

抱歉....我孤陋寡聞
看到這段
我只想的到
"rj45 transformer"這個關鍵字....

: ● 運用LAYOUT技術讓信號阻抗Zi&Zo趨於平衡，並運用Miller effect cap及microstrip?
: 術降低Crosstalk，減少Return Loss。

* Miller effect cap

電子學課本有的東西
米勒效應是一種寄生電容
影響頻率響應

https://tinyurl.com/msfxubsr
這裡有解說米勒電容的補償
當然 這畢竟是教科書的知識
實務上的補償
還是給有經驗的人回答好了

* Zi&Zo趨於平衡

即阻抗匹配(wiki就有)
通常百MHz的電路需要考慮進去
除非是非常短的線路
比方說usb端子近來就直接擺USB-UART
這樣可以繞過

* Microstrip
https://i.imgur.com/E4rI9Zs.png

其實就是電路板佈線的時候
記得在下一層加上Grounding panel
這些路徑上是不能過孔的
還有就是雜訊敏感的高速線路
Diff Pair也會把旁邊挖乾淨
(要怎麼挖 挖掉多少 又是另一種know how)
這些都是認識的RD告訴我的

當然以上兩個都不是
這樣三言兩語能講完的那麼簡單
這些know how再看板上有沒有
很有經驗的人來補充

不過目前這樣看下來
這兩點對有經驗的人來說
應該蠻基本的

: ● 超高精度Clock低溫度飄移誤差0.5ppm，讓IC CHIP運作更精準訊號眼牆更清晰。

通常low drift 的確是會用ppm來標示drift沒錯
時鐘的重要性
其實大部份USB/DP/GE/10GE
的傳輸編碼
會把clock的資訊編進去
(參考nrz或8B/10B)
但這依賴著傳輸端/接收端的
Reference Clock的精確度
所以Reference Clock真的不能亂給

我自己這邊看到的
的確會用很好的時鐘
但我這邊畢竟算是少量的高價產品區
(先說跟音響無關XD)
這種昂貴的訂製時鐘還算用的起
消費級產品其實有一個偷吃步：
定時小小的reset整個系統
(其實我們的產品也要)
其實這種reset是寫在firmware裡面
沒有特別去往下挖的人應該是不會有感XD

: ● 超高穩定及超低漣波電源，讓數位信號加載在電源上更乾淨更清晰，信號再生度更
高?
: 想請問板上眾神人前輩們…有人可以給翻譯翻譯嗎？XD 我是有看沒有懂…
: 這個是真的有兩把刷子？還是想辦法寫得艱澀，就會讓人覺得很有科技成份，願意花大把
: 子買下去咧XD 閒聊一下~

恩...就是電源處理
其實問很多頭髮已經白的Analog RD
最難的地方是哪裡
大概都會跟你說"電源"
數位的RD比較少說這個東西

但其實再一些規格裡面
確實會制定電源的ripple至少要多少以下
比方說VME或者Xilinx/Altera(現在應該是AMD/Intel)的Transceiver
自己聽到的別的單位遇到的問題
的確有換供電機箱之後
BER差了2個order...
然後那兩個機箱都號稱電源有在spec裡面
而且也都不便宜....

--

我是菜雞

剛剛翻了一下我家訂製那顆的manual 是TCXO的 可能不會到那種很極端溫度變化的地方 但是要用10年 OCXO好像隨著時間 準度會變差 這是我推測的原因

大概分成兩部分 1. 硬體(Design/Layout) 2. Firmware/Driver 最近我比較常碰的是2 1還是交給專業的來回答好了XD 但我知道的知識 其實很多白皮書 甚至網路都能找的到 "高速電路設計" 這關鍵字下去應該就有不少資訊了

現在很多這東西 都會整合進去rj45端子了 有沒有比較好(音樂上) 我就不知道了