Re: [情報] GN 耶穌開始調查Intel不良的原因 新資料
半導體製程老實說已經脫離個人專業範圍,僅止於大學修課的程度而已
以下資訊大家圖個樂看一下就好了
個人手上不論是超頻用平台、工作站,大概有十組左右
目前都是沒辦法穩定復刻出不穩的問題,所以製程是Root cause還蠻合理的
前陣子轉發到板上的Microcode也是問題之一,不過更新BIOS就能解決
先看一下耶穌影片中提到的幾個關鍵字
1. 氮化鉭 Tantalum Nitride(TaN):
在製程中主要是BEOL(Back End of Line)中充當Diffusion Barrier和Insulating
Layer,TaN有著很好的抗氧化性,幫助Interconnect維持穩定尤其是Copper
Interconnect,簡單來說就是防止copper擴散到其他材料的barrier。
Interconnect是一種將把多個元件連接在一起的結構。
Interconnect的layout、設計對於IC的可靠度、電源效率、性能甚至製造良率都
有很大的影響。用Copper做Interconnect的好處是功耗跟Propagation delay的表
現會比較好。
2. 原子層沉積 Atomic Layer Deposition(ALD):
就是一種沉積工藝啦,主要是鍍膜用ALD鍍出來的薄膜均勻、conformal(原諒我不知道 怎麼翻這個字比較到位),因為ALD是原子層級的控制厚度,此外也是做出高品質致密、 無針孔的薄膜重要技術。那這些薄膜的用途是什麼呢? 答案是防氧化和降解之類的問題 。
上面這兩個名詞有可能發生什麼問題呢?
A. 沉積不均勻:
如果製程參數有問題,沉積TaN的時候不均勻,那個不均勻的點就有可能變成氧化弱點 。
B. TaN氧化:
TaN剛剛提到有很強的抗氧化性,但某些條件下,例如「高溫」TaN也是有可能氧化的。
前面提到了,TaN常常用來做Interconnect的barrier,氧化了當然問題就大啦。
半導體製程還有什麼氧化相關問題呢?
1. Metal Contacts和Interconnect的氧化:
氧化是non-conductive,電阻增加和線路問題都是可預見的狀況。
2. Gate Oxide降解:
Gate Oxide變厚或是不均勻對電晶體效能和可靠度有很大的影響。
3. Interface劣化:
半導體和絕緣體之間的介面氧化,電氣特性會變差,裝置的效能當然會受影響。
4. Thin film:
例如Dielectric layer,氧化了絕緣特性跟電性都會被影響。
5. 良率:
不適當的氧化對良率肯定是有影響的
6. Electromigration:
氧化可能會造成metal line的電遷移加劇,interconnect的元件在高電流密度的情況 下會提前出現問題。
補充:可能有人會有疑問12th~14th Gen架構製程不是都一樣嗎?為什麼12th Gen問題看起來好像比較少?因為包含製程的在內電路設計不會只有一個版本,實際上大家常常聽到的步進(Stepping level)就是電路設計版本號。包含製程工藝、參數甚至是邏輯電路的設計每個步進之間都有可能不同。步進這詞的由來是光刻機(stepper)。
以上
算是憑著印象寫得所以錯誤應該不少
請當好玩看看就好惹
很久沒用電腦發文,排版看起來怪怪的請跟我反應
--
我也是這麼想的
推解釋
說來單質純淨銅的活性是接觸空氣就消光發紅
嗯嗯 跟我想的一樣
conform大概是說貼合表面吧
呵呵 我看不懂XD 幫你推一下
阿鬼,你還是說中文吧
我猜意思是TaN氧化導致有用銅製程當連
結的地方(矽穿孔?)會開路。
好奇保固期過了就過了。要用什麼理
由索賠?
嗚嗚 看不懂 好專業!!
嗯嗯 跟我想的一樣
嗯嗯 我也是這麼覺得
Gate Oxside在前中段,如果是Barrier的
問題,感覺比較跟Contact, Via有關
這我也不好斷然分析,製程真的脫離我的範圍xD不過確實感覺後者比較有關
※ 編輯: benmei99 (27.52.193.204 臺灣), 07/21/2024 04:07:26
問那些大量採購的企業啊 消費者看戲就好
12代的架構跟13 14代不一樣吧
L2 cach變大,多了幾顆E core,在我看來整體架構並沒有改變太多東西
我比較好奇的是怎麼搞出這問題的
之前好像沒有類似的案例?
就我所知沒有,但製程相關我是真的不太熟所以我也不確定,這麼大一間公司出這麼包是很 匪夷所思
※ 編輯: benmei99 (27.52.193.204 臺灣), 07/21/2024 06:30:08
快推 免得
那我想問gn可以怎麼搞ic分析出是不是氧化
導致不穩。有什麼跡象可以去驗證?
不是他們自己做的,是FA Lab
推
fix應該
嗯嗯 差不多是這個意思
12代的Alder Lake架構 對應的是C0、H0核心
13代改進後的Raptor Lake架構 對應是C0核心
目前看起來問題主要是發生在C0核心產品上
前面筆誤打錯 Raptor Lake架構 對應是B0核心
目前看起來問題主要是發生在B0核心產品上
但如果是BEOL 什麼核心不是重點阿...
B0、C0、H0是三種不同的晶片核心 步進不同
製成問題的話,不管什麼核心都會中吧?
大致上跟我想的一樣,感謝你把我的
想法說出來!
就同時會斷電也會漏電。這樣理解即可
簡單理解是這樣沒錯
送XPS看氧化比例即可。很好抓
穩跟不穩的開核來打縱深抓氧化比例
這種測試半導體公司天天在做。
感謝解釋補充
不同設計、不同步進 製程會微調改動
感覺應該是製成瓶頸,然後為了追趕不
得不頻率上去,之後被發熱更高,導致
電路提早氧化直接壞片
像之前三星的0E問題 可能是V6版顆粒瑕疵
之後新的V7版顆粒 就幾乎沒0E問題了
測試條件總是不會考慮長時間高負載 ,
通常都是偶爾高峰
像當年的Intel 6系列晶片組主機板召回事件
真的假的? 新版3爽沒0E ??
就是6系列晶片組B2步進有問題 久了SATA電路
會故障 造成SATA接口失效無法使用
的確有可能所有晶片都有問題,但僅限
於極限使用那些才會燒掉,所以降頻搞
不好能延緩惡化
後來更新為B3步進才解決問題
當然Intel的6系列晶片組B2步進是全面召回的
當年
降頻就凹單阿 但前提是不要被抓到
不要打Game或是跑重度應用應該就不會
壞
被抓到大家就上法院了
個人是這樣推測啦,不過晶片一般不會
這麼快老化的,他們當初測試條件是比
較鬆嗎
因為看他出問題比較多的 都是拿來打遊
戲的
當年Intel的6系列主機板B2步進瑕疵
一開始可以正常使用 但使用幾年後
SATA2連結埠會不穩定甚至失效
Intel當時是新出B3步進的晶片組才解決
當時的6系列晶片組B2步進問題解說
當年Intel是全面召回,花費了數億美元
上面那篇故障過程解說 似乎和這次問題有點像
上面那篇突然自刪是怎樣?
不是自刪
不能講的祕密
英特垃圾又盤又爛4在刪刪小?
被壓下來了嗎? 接著是不是道歉聲明
高溫,高電流,時間一到,縮缸,GG
不是 他有其他文章CP了 他可能搞不清楚那
些文章CP了就全刪
猜因為主板商 (含套裝主機)65%還是I家,
影響巨大
可是電壓太高應該是確定了吧
要解釋的應該是為什麼連筆電都會出問題?
可以估狗Cu-TSV
簡單來說就是一樓到二樓的樓梯被封住
感謝補充
CP是什麼
該不會是單核turbo, 超過5.5死亡機率極高
因為這是共通的製程阿 又沒分給誰
自問自答 CP = cross post
cross post
CP是以前很常見的違規 而且也被歸類成嚴重
事項 因為大部分都廣告帳號才會踩這條 還有
以桌面B0步進的產品來看 13400系、14400系
部分是洗文洗到踩CP 這就完全沒什麼好說的
(文章標題+內文完全相同才會被算CP)
也可能會有用到B0步進核心(B0、C0二種都有)
至於13500和14500,就都是C0步進了
現在可以觀察看看 有沒有13400 C0版的出問題
又打錯...是13400有沒有B0版的出問題才對
13400的B0步進和C0步進 二種CPU外觀差異
頂蓋上印SRMBG的是Raptor Lake核心 B0步進
CPU背面的電容也比較多
高溫高壓會加速氧化還原的過程
好歡樂
22樓 不是GN自己 是FA lab說的可能性
如果B0步進的13400長期用也出現問題案例的話
這樣就有趣了
是說CP(XP)要5篇才違規吧?
他有貼一個遊戲新聞貼了5個版
以GN影片中提到的13代受影響型號來看
哦 想說連西洽的也刪了 幹留言很多餒
i7-13700T是低功耗版CPU 但一樣出現案例
T會出現是因為W680給253W的PL1
那這樣還是只能觀察B0版的13400看看了
https://twtr.to/L4EY8 Wendell推特
聽到你這樣講 川普不高興了 保護費要提
高了
conformal也是均勻性。一般說薄膜的均
勻性是
會認為是一個平面薄膜的厚度表現,但co
nformal會連同槽(塹渠)的側壁和底部
的薄膜厚度的均勻性都考慮在內
切成Intel最佳化才會恢復35/106W設定
短片看到ASUS出廠設定是253/4095W
上一篇原文為什麼刪了?
如果側壁的barrier 太薄,長時間工作後
導致Cu diffusion ,那就可能變成short
spot ,所以最後整個fail。
感謝解釋補充
首篇為什麼砍了?
82,114樓有說 因其他標題CP 結果刪錯
刪錯可以請板主幫救嗎
自刪的應該不行吧 要討論的話就誰再轉
一次影片就好了?
上篇站外備份 https://reurl.cc/xazWoe
推推
我的13700k一直都用bios預設設定,bios
版本也更新的很勤,但看來遲早還是會遇
到問題,考慮今年底之前要換成AMD了
可以A我ID,之前有分享個人調整方案,但一開始不是為了這個問題就是了xD
標題[]才是本人砍的 那邊是<> 我猜是違規站
方把所有文章都砍了
conformal麻煩的是角角,尖端放電
為啥正常討論會違規阿
被檢舉人跨五個看板,發表、轉錄相似文
古人CVD簡單,現代用化學鍍會有渣
CP(跨板轉錄文章)太多次可能會被檢舉
並被站方砍文,這是多年前就有的站規
是為了防止洗文帳號不停利用CP在各板到
處轉錄洗文
啊 小心刪暫存檔別刪到推文
用手機編輯好容易出錯,應該沒人被我刪到吧0.0
※ 編輯: benmei99 (27.52.193.204 臺灣), 07/21/2024 11:27:10
CP砍那麼快喔 我還以為站方檢舉都要放很
久才動
我復原文章了
下次要貼一堆一樣的文章用轉錄的就好
CP是機器人抓的
PTT當年還有寫了個髒霸魔(同音)抓CP
轉錄應該避不掉CP文章數的計算
當年就是濫用轉文機制阿
謝謝板主 辛苦了
手機編輯小心 有幾個app不會處理新推文 一定
會被蓋掉
轉錄的系統說明也會提醒你不要CP
原來是系統砍的難怪那麼快
謝原po回覆,你的文章我之前就讀過幾次
,我有觀察過我待機的CPU電壓在1.4XV上
下,不是1.6V,然後記得文內有說不能直
接套用你的設定因為每顆CPU體質不一樣要
自己試我就不敢調了,超頻我是完全不懂
13700K搭B版電壓都很高 想低一點只能降
頻 或是至少不要讓WINDOWS一直用最大效
能 這樣待機電壓會下來
電源計畫選平衡就好
夢迴當初鋁製程跳銅製程的年代,INTEL能出
這種包是要技術倒退幾年才搞得出來...
我是Z790版,所以應該還好?
我13700K+Z790 待機最高才1.332V
而且我這顆體質還很差 SP76
我看了一下平均0.9V,最大快1.5V,核心
平均42度,我現在想法就撐到9950X3D和50
90出然後換掉,這期間都不玩遊戲了,希
望能撐到那時
真的很怕就All Core Freq.設低一點,Core Voltage調到開機穩用臨界點
簡單講就是製程導致晶片內有氧化弱點,
使高性能條件下的內連架構氧化機率提升
,導致邏輯訊號品質降低
我的13700k只有SP72哈哈哈
我這顆上市買的 那時我看國外網站最差
SP就75 INTEL真的毫無節操越出越爛
可以調倍頻 調到50X電壓就會低了
電壓不建議動 體質差的動不了
然後不要開failsafe 開了電壓更高
請問BIOS用Intel Default Settings
IA CEP要開還是關?
Intel Default 開下去那個分數低到不可
思議但電壓還比我自己調整還高,笑死
用default Setting CEP理論上來說不用關
依照intel 說法CEP關了會不穩,但現在連
官方的話要不要信都是問題
intel default 就是加壓而已
電壓到了CPU就穩了 至於會不會縮更快
intel不在乎 先撐3年
就跟波音一樣R 為了盡快生出產品測試
全部隨便做
我猜Intel PC, NB產品封測後根本沒Burn
in吧
我是頭批的13700K 壞了就轉AMD
它的壞也大多也不是真的壞,就是相對不穩定
碰到一些狀況會出問題,只是這個一些非常多
爆
[心得] 半導體製程整合心得由於小弟在Fab也做了幾年製程整合,這邊整理一下製程整合會碰到,而且需要具備 的相關知識心得。希望可以對想要進入或剛進入製程整合的新人有所幫助~ 如果有誤,再麻煩指正,感謝~ =============================================== 首先,整個半導體產業最終的目的就是做出可以運算/感測/放大...各種訊號的晶片55
[閒聊] GN耶穌開始調查Intel不良的原因新資料GN 收到一些內線,內線說intel這次的問題是因為製程 的抗氧化(anti-oxidation) 塗層有問題,造成長期或高 壓使用下會氧化產生的不良。如果這是真的,這無法靠 主板設定解決。受影響的CPU達百萬顆。21
[情報] Intel 4製程技術效能提升 2025 重回領先Intel 於年度 VLSI 國際研討會,公布 Intel 4 製程的技術細節。相較於上一代 Intel 7 Intel 4 於相同功耗下能夠提升 20% 以上的效能,高效能元件庫(library cell)的密 度則是 2 倍19
Re: [新聞] 搶先台積電 三星宣布已經開始生產3nm製程引言tl;dr 新聞亂報,大家也亂信 Source12
[請益] 台積有薄膜沉積的RD部門嗎?台積電有研發薄膜沉積的部門嗎? 不是RDPC那種假RD module喔 是真的在研究膜怎麼長才會均勻 沒有particle 怎樣長才不會被前家影響等等 我看職缺有EUV litho RD 那應該也有CVD, ALD之類的RD吧?2
[問題] 塑膠袋的包法,會影響食物壞掉的速度嗎?壞掉是不是有兩種? 沒錯的話,一種是氧化,一種是細菌 細菌如果沒有特別處理的話,就沒辦法抑制 但氧化是不是可以透過把空氣排出 減緩他氧化的速度?