[請益] Intel APR 職缺
如題
目前在記憶體廠做design RD
主要都是在full custom的design & simulation
日前有收到Intel的面試邀約
不過是APR的職缺
由於對layout 的認識主要就來自於平日跟小老闆與layout大姐們的溝通討論
再加上聽聞APR是偏後段且相對辛苦的
其實心裡是覺得沒有那麼期望往這個方向發展
但又覺得Intel 整個招牌還是很響亮
因此想請教各位
是否有需要去準備面試呢？
先謝謝大家不吝賜教
-----
Sent from JPTT on my iPhone
--
※ PTT留言評論
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.161.162.178 (臺灣)
※ PTT 網址
→
APR一堆阿姨都可以做 畫畫layout真爽
推
APR很缺, 阿姨們賺翻
推
巨乳阿姨
推
阿姨我不想努力了
推
apr的職涯發展是什麼啊
推
Apr就鍵盤藍領啊 晶片建築工
推
apr不是畫layout吧 樓上在說什麼。。。
推
晶片建築工XD
推
Intel淪落到找根本不會apr的人來apr 真的是見證歷
→
史
推
阿姨也懂Timing?
→
這幾乎等於砍掉重練自廢武功了
→
而且APR已經開始有AI介入取代人工操作
推
APR幾乎不用看layout吧
→
阿姨做APR這麼酷？
→
亂槍打鳥吧
推
APR 主要都靠tool啊....
→
APR不用畫layout但是DRC要很懂
推
為什麼樓上的APR跟我認識的不一樣
噓
科技版素質比dcard還低
噓
釣出一堆不懂裝懂的
真的好像得不太到什麼有用的資訊… 不過還是謝謝上面有提供意見的版友 目前就先推掉面試邀約了繼續在電路設計練功
噓
是拿到offer了膩
→
上了再考慮
就是在想有沒有需要花心力準備 幹嘛一直說上了再來考慮…
※ 編輯: jizzman56 (61.230.23.117 臺灣), 08/01/2023 14:59:13→
選你喜歡的，不是選公司，公司再大再好，你待不住
→
也是白搭。
→
有上嗎？ 問了也是白問…科技板都GG版 designer 應
→
該不會回答你這種腦包問題…自己要啥都不知道…
推
台灣就免了吧
→
intel準時下班工作氣氛佳
58
[面試]心得分享(Intel/Amazon)大家中秋連假快樂。 今年初規劃想要轉換跑道，所以陸陸續續面試了幾家外商。 今天分享一下Intel和Amazon的面試經驗，職位都是Account Manager(非技術職)。 本人背景: 私大畢業 (多益850/JLPT N1)35
[面試] 台gg layout design各位大大打擾了 我朋友最近有幸收到台g的 layout design的面試邀約，但是他上網查相關的資訊真的有夠少，但是他又沒有ptt 帳號，所以托我幫忙問一下板上的大家，想請問一下， （1）台g的layout design這個部門工作內容主要是在做甚麼的？ （2）部門的環境怎麼樣？很高壓嗎？ （3）工時是如何，會很常加班嗎？又是加到幾點呢？![[面試] 台gg layout design](https://i.imgur.com/q3wdXdeb.jpg "[面試] 台gg layout design")
31
[討論]目前design house純手動佈局的公司多嗎？本人先簡單簡介一下 在竹北的design house 工作 公司是做led驅動ic為主 因為製程說真的都蠻接近學生時代接觸的 但感覺到1p4m以上 數位的layout 真的好複雜許多3
[討論] M v.s GG各位年薪500萬的先進大家好，中秋連假有點無聊來聊聊天 現在M的年薪一飛沖天，我們一線IC廠老大哥 GG則是剛結構調薪，台灣的護國神山 如果同樣職缺（frontend backend)差不多職等（E7=31 E8=32)都做先進製程以錢跟未來 發展來比較的話，何者會比較好呢？25
[請益] 請教台積職缺 3DIC Design flow小弟目前交大電信碩一 EDA實驗室 未來想進S, C等 EDA公司 目前已經有一份N的APR intern offer 想請教台積這個職位工作內容主要是在做什麼 如果跟APR也是大同小異可能就不面了17
[請益] 竹科台積STD layout design各位好 最近收到gg STD layout 的面試邀請 看板上好像沒有這個職缺的資訊 所以想詢問一下大概工作內容？ 而且我是固態畢業的17
[請益] SOC integration vs IP design小弟最近正在轉換工作環境， 目前有幾個正式offer的職缺在考慮， 因為關係到之後職涯發展， 想請教板上各位高手！ 職缺大致上分兩類，15
[請益] 神盾 APR工程師各位前輩好，小弟最近有幸收到神盾的APR工程師面試邀請，以下是該份工作的內容： 1. Perform Netlist-to-GDS design flow, including floorplanning, placement optimization, clock tree synthesis and routing. 2. Support STA timing analysis and fixing 3. Perform physical verification, including DRC, LVS, IR drop analysis. 由於小弟非本科碩畢，畢業後去上數位IC設計的課，對於整個APR流程及INNOVUS的操作有初步的認知，但還沒有機會實際操作過。2
[請益] 職缺面試請益朋友目前在世界排名前10的其中一家豬屎屋做RD工作， 要接SOC 整合工作也要做IP design， 年薪非這兩年爆發狀況時可以穩定在350上下， 不是接整合時，也不會太忙，大概7點多下班， 接整合案子時才比較忙碌，![[請益] 職缺面試請益](https://www.levels.fyi/assets/logo/socialPreview.png "[請益] 職缺面試請益")
4
[請益] 職涯發展請益Hi, 各位年薪500萬UP的前輩 小弟從碩班畢業後在非一線豬屎屋擔任數位IC工程師，約六年的工作經驗 工作內容主要分兩部分: 1. IP design, maintain -Simulation, Emulation, Design quality check(LINT/CDC...), Real chip debug
![Re: [新聞] 聯發科包下六福村辦家庭日 近3萬名員工](https://i.imgur.com/fN7It0Xb.jpeg "Re: [新聞] 聯發科包下六福村辦家庭日 近3萬名員工")