Re: [討論] DE/DV 二刀流 是不是將來趨勢?
※ 引述《hsujerry (NHK 宅宅)》之銘言:
: 現在各種產品的系統都越來越複雜
: 只做Design難看清潛藏Bug的刁鑽球路
: 做小系統還能應付 還能考績優異
: 升上去做大系統 就只能一看二碰三振
: 姿勢再改也沒用 只能回去小系統稱王
: 如果又會做DE 又會做DV的話
: 做Design時就能用DV視角避免做出Bug
: 做驗證時能用DE視角打遍corner use case
: 而且只佔一人的職位跟head count budget
: 驗證還沒進場時就先去做RTL
: RTL生好以後就接著回去做驗證
: 就像DE Rick跟DV 力行般的緊密合作
: DE/DV 二刀流 是不是將來趨勢啊?
: -----
: Sent from JPTT on my Google Pixel 6 Pro.
不知道這是WBC 的大谷梗, 還是真心討論,
不過我真心地回答: 是的!
早在15-20年前 Intel (XScale) 就已經是DE/DV 二刀流,
當年避免球員兼裁判的情況發生,
DE 驗證的是別人的block,
自己的block 給別的DE 驗證,
後來我又加入其他公司,
幾乎每一家都是DE/DV 二刀流,
所以單純做DE 或單純DV 真的是不好找工作,
尤其是純DV,
有時候我都覺得像是在跟老闆還有DE 乞討,
當然這些都是小打小鬧,
真正的DE/DV 重點不是在這邊,
以目前大系統的複雜度與龐大程度,
單純DE/DV 就只是求個心安而已,
現在大系統的重點在random 跟 架構/emulator驗證,
人力再怎麼去設計或是驗證都會有漏洞,
只有用random 去跑24hr 全年無休的方式才能找到設計的問題,
另外大系統沒上 emulator/fpga 跑 linux/android的話,
沒真的跑過那些架構與kernel testing,
單純用sv 寫test 就跟用投影片報告成果一樣, 在吹的而已,
我看過太多吹的很大的設計,
上emulator/fpga 一分鐘不到就破功,
問題多到修不完
--
確實
小的可啦...大的這樣搞....自己洞自己填嗎
驗得驗不完是近年的重點....某公司就驗得完 其他
幾乎都驗不完的呢 (或是嘴砲驗完)....XD
那種kernel testing....有錢去買個幾B 機器也能搞啊
如某AI公司
嗯嗯
就system validation 這算軟體了 還是最操的軟體
懂,二刀流也是會被路人工程師三球三振
design guarantee
扛屎王嗎?二刀流
不可能啦,光做「好」其中一個就很不容易了
中肯
59
[心得] IC驗證工程師工作經驗分享在DV工作十年,算是一個里程碑?除了分享一些心得外,也再次推廣DV這個職務。 XD 感謝遇到的所有長官、同事、還有各種機緣。 先聲明,以下都是個人經驗分享,並非表示所有公司、部門狀況。 ======= 從抄自己的文章開始 ======= 以下 Digital Designer (簡稱DE)39
Re: [心得] (轉)軟體開發六年後我改變想法的事情這篇滿有意思的,牽涉的主題很廣,不過有些事情只有一句很難講清楚 針對中間幾點,分享一些我自己的理解 ※ 引述《alihue (wanda wanda)》之銘言: : 看到不錯的文章 翻譯分享一下 : 原文:17
Re: [討論] 跑實驗數據要跑多次取平均嗎路過看到這篇 自己剛好有參與過幾篇ML相關PAPER 來隨手回一下 想到啥就打啥可能有點亂 另外有錯也麻煩推文講一下我再修改 以下只講正規作法 先不討論一些偷雞做法 首先 實驗的目的就是為了證明自己的架構/做法比別人更好 那實驗重點就是要用嚴謹的方式來證明這一點17
[請益] 外商數位ic設計面試事前準備如題 目前手中握有一份一線ic的offer 但還是想試著投投看外商來挑戰看看自己的能耐 (其實就是N/G) 英文能力中等 絕對稱不是流利但應該還算能溝通14
[請益] 碩論方向選擇請益各位前輩好 開頭直接先道歉 這個標題菜到我邊打邊心虛 但是身邊實在沒什麼人可以問 只好來版上請教 小弟學士是116工學院畢業 期間修過不少電資的課9
Re: [討論] domain knowledge 重要嗎?以DV職缺為例, coding skill比較像responsible提到的 SystemVerilog(SV)跟UVM框架, 從能當場敲code, 解釋SV的各種特性,6
Re: [請益] 智力測驗高適合做什麼職位說到智商 台灣IC產業也是集合了一堆當年各地區第一志願高中&各種頂大生 進入IC業之後不外乎是 EDA, algorithm, designer,5
Re: [討論] 入行門檻最低的是驗證嗎?其實前陣子LinkedIn上 也常有亂槍打鳥的recruiter 分不出DV/validation/DFT/testing等差別 看到翻成中文關鍵字有像就在那裡亂丟 DV的工作是用simulation驗RTL.1
Re: [討論] 入行門檻最低的是驗證嗎?對於新鮮人來說, 問Systemverilog, UVM, SVA沒有鑑別度, 因為根本不會. 所以問OOP, 資料結構, 基礎數位設計, 問點計算機結構, 演算法....