[討論] 韌體工程師需要會看 verilog嗎?

blackrays09/09 00:07Verilog有那麼難懂嗎

codehard09/09 00:12叫RD把state打在register map上啊

smile1237209/09 00:15又不會很難

leoloveivy09/09 00:17還好吧 我都拿到邏輯分析儀量

wwwson125609/09 00:20借串問eda需要會verilog嗎

dakkk09/09 00:22看verilog幫助不大 邏輯分析儀比較有價值

g199082209/09 00:31有架構圖的話RTL應該不算太難吧@@

dslite09/09 00:44你只需要一張reg table 其它跟你無關吧？

telnet051209/09 01:26不用，這世界講究的是效率與分工

xiemark09/09 01:50fpga加ila用hw monitor直接抓Reg和FSM來看，c下什麼都可

xiemark09/09 01:50抓到。

labbat09/09 01:52叫SW 看verilog 跟叫HW 看objdump 差不多

labbat09/09 01:53懂方塊圖的講解比直接看有效率

ptta09/09 06:30公司會願意開權限，讓fw engr看verilog？

ptta09/09 06:32有時候還需要配test pattern比較好懂在做什麼

howshue09/09 08:27看看就可以準備跳槽轉職了

goldie09/09 09:04不需要，除非失去信任

m78040709/09 09:23樓上中肯

bcew09/09 10:11比較沒用，fw code沒寫到的變數確定不會變，所以debug只需專

bcew09/09 10:11注一小段code就好，任何人隨時都可以跳進去看；hw code是每

bcew09/09 10:11個cycle都在變，這個cycle的變化會是上個cycle別的電路的變

bcew09/09 10:11化所引發，因此必須要像owner有整體瞭解才對debug較有幫助。

ctct051309/09 10:56基本上不需要吧 但你有空想看就看

Aquatics09/09 12:35推xiemark

bery09/09 12:44完全不需要 對工作也沒幫助 除非你們DE很廢 要人幫他們debu

bery09/09 12:44g 那這樣建議你快離開

bery09/09 12:52前幾樓說Verilog不難 這沒錯，但對你沒用就是了，DE的開發跟

bery09/09 12:52模擬環境不是你懂粗淺的Verilog就能幫他們照找code的bug

gn0164288409/09 14:33這麼大包你怎麼看？

like1000009/09 20:25我覺得你轉DV會感覺比較像在做對的事

pupucar09/11 22:50硬體要debug，也是要靠你用FW做實驗後的資訊啊，整個產

pupucar09/11 22:50業最後會這樣分工是有它的原因的，專業分工阿(前提是兩

pupucar09/11 22:50邊都沒在做打太極的事情就是)

inses09/12 16:10看懂waveform 比看verilog重要多了，先review hw arch吧

xiao2chen09/13 12:15要看的是廢公司