Re: [請益] 這樣算是被亂發面試嗎？

長話短說，不是亂發面試，
公司的確是想找有軟體背景的來做數位IC設計和驗證，
有可能是系統端的bring up, system validation,
也有可能是UVM OOP,
反正都需要軟體跟程式設計背景，
反而是演算法的缺一般都是找純電機尤其偏好博士生，
因為IC設計的演算法跟軟體設計演算法不太一樣，
一般是要對硬體/邏輯設計做優化然後得到一個最佳算法，
而不是你念算法書的np complete那種東西

另外，
驗證的缺最多也最好找工作，
畢竟髒活總是要有人做，
做算法的缺最少，
一整個團隊大概就一兩個人做算法，
一般就是Chief Architect,
軟韌的職缺有不少，
但是最後還是要跟驗證的人一起去debug, system bring up,

如果真的缺錢缺工作，
就是去面看看，
直接問主考官是要找寫UVM OOP還是做bring up, system validation，
基本上業界bring up, system validation會比UVM缺人

※ 引述《yy87587 (嗨嗨)》之銘言：
: 年薪300的大大好
: 小弟大學唸電子 研究所唸資工
: 最近在校招中投了幾家豬屎屋的軟韌及演算法缺
: 但是後來發的面試邀請卻是數位IC設計和驗證
: 這樣算是被亂發面試嗎？
: 還是看以前有學過verilog就發了呢？
: 畢竟也好幾年沒再碰了
: 不知道該不該去面
: 對電路設計的概念幾乎都忘了
: 同時也不是很想再碰Verilog
: 這樣去面試的話是不是會被電很慘
: 還是就當作練面試的感覺？
: 希望板上的大大給予一些意見
: 謝謝
: -----
: Sent from JPTT on my iPhone

--