[閒聊] 當RAM的延遲越來越高後...

DickRyan 10/13 23:57google一下，很快的

commandoEX 10/13 23:58cl值上昇, 但頻率也上去了，其實反

commandoEX 10/13 23:58應時間沒降多少（這邊是說jedec訂

commandoEX 10/13 23:58的標準）

ltytw 10/14 00:11跑個分看看 新手都看頻寬

a0091206 10/14 00:21我也好奇這問題 頻率的上升剛好抵

a0091206 10/14 00:21銷延遲嗎？

necsynx 10/14 00:30TPS是什麼

WFSGT 10/14 00:30TPS ?

mindstack31 10/14 00:32從DDR1問到DDR5 ?

mindstack31 10/14 00:34反過來看，如果不是義務，為何研發

mindstack31 10/14 00:34人員告訴你這些know how又或者是說

mindstack31 10/14 00:34一般user 需要了解嗎？

commandoEX 10/14 00:34DDR2 800 CL5跟DDR4 3200 CL20哪個

commandoEX 10/14 00:34反應快呢?

WFSGT 10/14 00:36好奇原PO有電類基礎嗎? 有的話應該

WFSGT 10/14 00:36應該不太會這樣問吧

commandoEX 10/14 00:40DDR2 800 CL5/6 DDR3 1600 CL10/11

commandoEX 10/14 00:41DDR4 3200 CL20/22，延遲真的增加了

commandoEX 10/14 00:41嗎?

WFSGT 10/14 00:42https://reurl.cc/L744yX

kqalea 10/14 00:43In-Memory Computation 了解一下

WFSGT 10/14 00:43再怎麼需要即時的系統 終究還是要

WFSGT 10/14 00:43需要處理的資訊量,你只嚴格討論延遲

WFSGT 10/14 00:43顯然沒什麼意義

aegis43210 10/14 00:44以內顯來說，頻寬重要多了，DDR5的

aegis43210 10/14 00:44普及應該會讓i皇和蘇媽再加強內顯

kqalea 10/14 00:49頻寬=匯流排寬度×匯流排頻率

kqalea 10/14 00:49所以理論上延遲越少頻率越高

kqalea 10/14 00:50頻寬也會變高啦

kqalea 10/14 00:52記憶體牆短時間應該無法被客服

kqalea 10/14 00:55但比起克服微縮的物理限制還是很有

kqalea 10/14 00:55希望的

justicebb 10/14 01:04資訊量極小時會變慢沒錯，資訊量極

justicebb 10/14 01:04大時只看頻寬就行了

justicebb 10/14 01:18基本上除非邏輯寫成單io再跑，不然

justicebb 10/14 01:18整體上是快的

IhateOGC 10/14 01:26像我16G用不完的人來說怎樣才算多

IhateOGC 10/14 01:26呢？@@

destiny3952 10/14 02:04不是看人 看程式的吧= =

sachialanlus 10/14 02:16你就想頻率變成兩倍 cycle數也兩倍

sachialanlus 10/14 02:16會怎樣

menchian 10/14 02:23你只看到延遲，卻忽略了每次延遲能

menchian 10/14 02:23處理的資料量，最極端的例子就是顯

menchian 10/14 02:23卡應用的從DDR變種的GDDR

menchian 10/14 02:26不過記憶體控制器的性能也有影響就

menchian 10/14 02:26是了，像當初AMD K8+DDR400能打到in

menchian 10/14 02:26tel P4+DDR2-667一樣

leo0519 10/14 04:35我建議 Intel amd 都給我把線程數

leo0519 10/14 04:35拉高十倍 windows 每個程式通通給

leo0519 10/14 04:35我平行 用 thread 數來 latency h

leo0519 10/14 04:35iding

labbat 10/14 04:56F1賽車跟大卡車

a1379 10/14 07:01延遲不跟頻寬一起看沒意義啊

a1379 10/14 07:02而且現在頻率可以彌補CL變大

soulgem 10/14 07:24趨勢變了啊... 顯卡吃多少電, CPU?

soulgem 10/14 07:24組整機效能的平衡早就歪掉了

soulgem 10/14 07:25當顯卡吃兩三四百瓦, CPU 還是65/95

flipflap 10/14 07:57CPU是快樂表 核心多隨便燒都破250W

flipflap 10/14 07:57真的有人以為頂規CPU只吃95W/125W?

tactics2100 10/14 08:49想cpu只吃95w 非常簡單 像我9600k

tactics2100 10/14 08:49配H310 cpu只插一個4pin 整機含顯卡

tactics2100 10/14 08:49不到75w

chrisdar 10/14 08:57DDR3-1333 1.50ns * CL9 = 13.50ns

chrisdar 10/14 08:57DDR4-2666 0.75ns * CL18 = 13.50ns

chrisdar 10/14 08:58沒變阿....

chrisdar 10/14 08:58你要維持一樣的數據就買 DDR5-5333

chrisdar 10/14 08:59CL36 不就好了

wsc47621 10/14 09:15原來這樣算，長姿勢了

wsc47621 10/14 09:16所以6400，CL32就表示普及了

delaluna 10/14 10:05應該是說 每一代規格剛出來的時候

delaluna 10/14 10:05延遲 (CL/Freq) 都會輸給上一代的

delaluna 10/14 10:05完全體

delaluna 10/14 10:07但是這樣的比較本來就不公平

delaluna 10/14 10:07拿同樣剛出的 或拿同樣成熟完全體

delaluna 10/14 10:07來比 延遲基本上就沒甚麼差了

tactics2100 10/14 10:13芝奇一開始就接近完全體

E6300 10/14 10:19坐等DDR5-7200 CL16,1G 10

E6300 10/14 10:190台幣

kidd232 10/14 10:46CL16絕對等不到吧XD

Litfal 10/14 11:02要大量資訊量極小、非常分散的io外

Litfal 10/14 11:02加算量低才會造成瓶頸

k5648550577 10/14 11:19頻率=法術威力，延遲CL=詠唱時間，

k5648550577 10/14 11:19可以這樣理解嗎？

ma721 10/14 11:28但一次處理更多啊

aegis43210 10/14 11:48頻率是法力量，頻寬才是法術威力

jasonkey123 10/14 11:49ddr初代到ddr5延遲一直升

jasonkey123 10/14 11:50整體效能還是增蠻多的

StepZero2One 10/14 11:52真的需要即時的系統會從OS著手

cozax 10/14 11:54CL是時脈週期延遲 單看這個沒辦法

cozax 10/14 11:54看出延遲時間啊 還要計入時脈速度

cozax 10/14 11:54才能得到理論的延遲時間 時脈速度

cozax 10/14 11:54越高當然可以壓低延遲時間 實際應

cozax 10/14 11:54用上影響不大

StepZero2One 10/14 11:54影響比記憶體這幾奈秒的差距大多了

wonder007 10/14 14:32寫組語可能會有感覺吧

dustlike 10/14 14:38一般應用去RAM抓資料通常都是連續一

dustlike 10/14 14:38坨的 很難有感

horb 10/14 14:48一次傳送更多的資料。等同延遲降低

wonder007 10/14 14:56CL只是個次數單位 表示要等幾個週期

wonder007 10/14 14:57但是週期已經大幅度的縮短

wonder007 10/14 14:58如上面算的DDR5-5333已經沒等比較久

wonder007 10/14 14:59等的時間一樣 但上車之後傳的更快

wonder007 10/14 14:59這樣就只有優勢沒有劣勢了

leegogo 10/14 15:47上面推文就算給你看了 為什麼還要說

leegogo 10/14 15:47變慢

RIFF 10/14 16:041.很久以前 記得看過有人測i-ram 4K

RIFF 10/14 16:04 IOPS

RIFF 10/14 16:052.延遲 20年來進步超級少 所以cache

RIFF 10/14 16:05 越來越大 cache功耗也越大

RIFF 10/14 16:08 若cache小 就可以塞更多CPU核心

RIFF 10/14 16:09 cache問題其實比ram延遲問題更大

RIFF 10/14 16:10 cache大 是在彌補ram延遲的問題

RIFF 10/14 16:11 照這趨勢 以後cache佔面積 會是

RIFF 10/14 16:11 CPU的幾倍大 也浪費了die

RIFF 10/14 16:12 大die比小die要難作很多

RIFF 10/14 16:133.覺得是商業考量:

RIFF 10/14 16:13 PC與SERVER使用相同的RAM技術--

RIFF 10/14 16:14 這是有問題的

RIFF 10/14 16:14 可能有些大型的Server或資料中心

RIFF 10/14 16:15 他們期望這種高延遲大容量RAM規格

RIFF 10/14 16:15 所以他們定下了RAM規範

RIFF 10/14 16:16 然後把這種RAM 拿給PC將就著用

RIFF 10/14 16:17 其實PC需要低延遲RAM 減少CACHE

RIFF 10/14 16:19 cache ram太多層 讓能效降很低

RIFF 10/14 16:20 平板行動裝置現已大舉挑戰NB了

RIFF 10/14 16:21 (APPLE M1) 覺得ARM下一步關鍵是

RIFF 10/14 16:23 開發更有效率的記憶體架構

RIFF 10/14 16:23 這樣在能效上 能顯勝X86 NB

delaluna 10/14 16:26樓上的說法不太認同 在消費級市場

delaluna 10/14 16:27大多是需要更強的單核心

delaluna 10/14 16:27而不是更多核心

delaluna 10/14 16:28cache面積大這件事沒什麼不對的

delaluna 10/14 16:29而且DRAM再怎麼特化 延遲也永遠不

delaluna 10/14 16:29可能跟cache相提並論

nasa01 10/14 18:01感覺一般用途影響不大

iq1000x 10/14 18:09你的作業是奈秒級別的嗎

iq1000x 10/14 18:10還是被A黑帶風向把延遲看得比整理效

iq1000x 10/14 18:10率重要

leolarrel 10/14 18:35我對"消費級市場大多需要強的單核心

leolarrel 10/14 18:35"這句話不表認同

a85139138 10/14 19:26應該説遊戲市場才對。

sachialanlus 10/14 19:41建議樓上可以把cache關掉試看看

sachialanlus 10/14 19:50會認為memory hierarchy是浪費的應

sachialanlus 10/14 19:50該要去讀計組 另外其實你也可以直接

sachialanlus 10/14 19:50客製用sram去當ram來統一memory架構

sachialanlus 10/14 19:50 但除你之外的一般人應該買不起

SPDY 10/14 20:03其實不一定只靠SRAM就超貴

SPDY 10/14 20:03有些MCU裡面就依靠那幾十bytes空間

SPDY 10/14 20:03會貴貴貴是PC要數GB才堪用這鐵定貴

SUCKERKING 10/14 22:54吹M1的很多反而不知道M1優勢是什麼