Re: [新聞] 半導體大咖 喊人才短缺
如果台灣的IC設計公司重視人才,就應該支持台灣IC Design and Verification 技術有關的研討會。透過Conference可以
讓人才有舞台,累積presentation的經驗
讓人才可交流,brainstorm出創新的想法
讓人才遇到該領域的專家,有role model 和學習的對象。
過去台灣在數位IC設計驗證領域,尤其是驗證design verification (DV),並沒有非EDA廠商主辦的研討會。驗證人才在學校的培育也遠不足設計。然而在Top 10的IC design
house中, 做DV的人數都是大於DE(designer)的。越重視quality 的公司,這個比例會高到2
倍以上。甚至Formal verification是成立專門的team在做。Formal verification就像之前版友提到的二刀流,是能把DE, DV的能力一起用上的方法,在美國,中國及日韓跟AI一樣都是成長最快的領域。但台灣這方面的人才更是遠遠不足。
為了改變這個局面,一群七年級的工程師,花了一年的時間說服了目前制定IC設計及驗證國際標準的組織Accellera ,讓他們願意支持並贊助在台灣辦DVCon,這個Accellera的研討會。
你可能沒聽過Accellera,但如果你做IC設計,你應該聽過SystemVerilog, System C或是UVM。沒錯,這些標準都是這個非營利組織制定的。而DVCon就是他們為推廣IC design
and verification 相關的標準,應用和方法所設立的研討會。DVCon US已經20多年了,以
往想要看到那些大師,都得飛到美國。今年九月DVCon Taiwan有幸可以成為暨DVCon Europe, DVCon India, DVCon China and DVCon Japan
世界上第六個可以舉辦DVCon的地方。
Accellera 的主席,Qualcomm 的Lu Dai會親自從美國過來發表Keynote 演講。三大EDA也都會派出負責設計驗證的大老闆,從美國親自來kick off。光是能聽到他們演講就值回票價。但不只這樣,下午也有paper, tutorial 和壓軸的高峰論壇(Panel)。好巧不巧,Panel 的題目就是“如何培養設計驗證人才”!
如果這些提出白皮書的老董們也認同培養人才的重要性,希望他們能大力支持這個活動。不論是小額贊助,讓員工投paper 或是支持員工參加這個活動。相信能讓世界看見台灣IC設計公司對於提供高水準技術的堅持,以及設計出高品質產品的決心!
https://www.facebook.com/dvcontaiwan
今年九月,新竹陽明交大,DVCon Taiwan
邀請您報名參加
※ 引述《AAAB ()》之銘言:
: https://money.udn.com/money/story/5612/7063108
: 2023年3月29日01︰28︰48
: 經濟日報記者李孟珊/新竹報導
: 聯發科(2454)董事長蔡明介、群聯執行長潘健成、奇景執行長吳炳昌等半導體產業大咖
: 昨(28)日在「台灣IC設計產業政策白皮書發表會」中,同聲疾呼半導體人才短缺,希望
: 政府重視。
: 蔡明介高度重視台灣科技業人才不足問題,先前更曾罕見投書媒體,憂心本土科技人才荒
: 開始出現,呼籲高中教育乃至於大學入學考試制度,應重視數理教育基礎的奠定。
: 蔡明介昨天進一步點出,教改、政策、少子化以及大陸惡性挖角等,是目前IC設計產業在
: 人才上面臨的考驗,期望政府可以適時推出完整的晶片法案,人才培育更有短、中、長期
: 策略調整需要。
: 潘健成認為,人才不足是台灣當下的問題,除了可以思考如何吸引海外人才進來台灣工作
: ,也可以規劃到其他國家設立研發中心,進而同步培養人才。
--
推
呃...宣傳半天才在最下面放連結 一開始就先放吧
推
開個書單唄,看到一本Applied Formal Verification
都已經是18年前的了
DV在台灣就幫DE背鍋的小弟啦,有功是DE架構設計好,
出包就是為什麼DV沒驗到
已報名
台灣DV是拚CP值的 如果比DE還累那真的要考慮一下
台廠DV看不到credit啦,台廠想看的是PPA改善
推一個
有關書單,可以下載這版免費的電子書
Finding Your Way Through Formal Verification
感謝已報名支持!
台廠思維還是designer 重要,從薪資差距應該可以看
出來(但我完全同意DV的重要性,這也是很多外商來這
邊挖DV的原因)
結果前幾天的白皮書發表,其中一點就是review 外商
來台灣的補助,看得出台廠希望繼續用便宜的薪資留
著DV?
....台廠還是有很多DV的 ....要不也懂外包XD
DV最強的在印度啊... AI現在也能驗....
formal很重要 但也不是無所不能
或者更認真點的說....formal很重要的年代剛過了....
現在要別的了
沒有什麼單一的方法是無所不能的 都是要在適當的地方運用適當的武器 team work 很重要
現在要演進到DE/Arch/UVM/Formal雙投雙打四刀流熱
推推
推
推
59
[心得] IC驗證工程師工作經驗分享在DV工作十年,算是一個里程碑?除了分享一些心得外,也再次推廣DV這個職務。 XD 感謝遇到的所有長官、同事、還有各種機緣。 先聲明,以下都是個人經驗分享,並非表示所有公司、部門狀況。 ======= 從抄自己的文章開始 ======= 以下 Digital Designer (簡稱DE)43
[請益] 數位IC設計Offer選擇幫朋友代po 背景: 交大電機學士+清大電機碩士 數位IC相關課程修好修滿 背景比較偏向計算機結構31
Re: [討論] 資工豬屎屋職缺說到驗證DV,大致上分成三類: logic verification, architecture verification, post-silicon, 就業市場上面,九成九的DV都是做logic verification, 工作內容就跟鄉民說的一樣, 寫SV, testbench, test pattern, random-constrain,20
[請益] R&D vs. IC Design 怎麼選個人背景: 國外 EE Master畢業,到現在快六年Digital IC Design工作經驗 故事背景: 目前人在國外Design house工作,前陣子因為組織改組從原本的IC Design Team被分配到公司中心的Innovation Office,這個部門主要負責公司新技術的導入,應該類似其他公司的Path finding部門,大部分同事都是PhD。我的工作目前是做新技術的feasibility study、讀paper、跑模擬、以硬體的角度提供新技術是否可行及架構的評估,以及最後會在FPGA上做驗證,在驗證可行後會交給其他部門做成產品以及量產。 到現在工作起來的感覺是滿喜歡的,畢竟碰到的都是最新技術,每天也都會有不同的挑戰要跟不同領域的人合作解決,很像在讀PhD的感覺。14
[請益] Design Verification engineering各位前輩好 我是非四大四中國立碩 碩論主要在做power ic方面的設計 今天收到科締納的verification engineer 職位 但板上關於科締納的資料很少13
[請益] Formal Verification值得學嗎?代PO 小弟在某間外商豬屎屋,才來一年而已研替還沒走完,職位是Digital IC Design Engine er 最近公司部門有新的專案要做 主要是開發新的Power Management 數位化的項目