Re: [閒聊] 美國主機客製化廠商推文指出Zen3良率過低
總覺得這種事不太可能
因為以前跟強者我朋友靠北過
為啥他家DRAM會超不上去
雖然是DRAM不過CPU大概也是類似的測試
總之R
假設從沒加工過bare wafer到最後的die有2000道製程
通常在中間就會先測試一些基本的電性
在這邊就沒過的話就報廢掉
最後2000道製程run完後會再測試一次die的電性
這次就是完整測試產品性能
基本上品質在wafer中心的die最穩定
而wafer邊緣的die經常有問題,可能會降級或報廢(白牌的不明顆粒87%是這樣來的)
封裝後的產品還會測試更多
像是高溫、低溫等工作環境之類的
然後以上測試都是每一顆die都測過的
真的要像原文說的這麼高的故障率
那AMD大概已經被客戶告到死惹
還輪得到小店出來靠北嗎
真的要拿證據出來
最快的方法就是開直播現場拆CPU上機
不然我都懷疑484裝機不確實
CPU直接被靜電打死
大guy94這樣
--
嘛 PowerGPU也不算小店就是了
搞不好是AMD支那封裝廠的話 那不意外阿
省錢找通富微電 就是敗筆
DOA要看到這數字,除非根本沒測 而且這麼出貨這麼多U惹只有他們出來說 有可能嗎
※ 編輯: a1379 (36.236.201.1 臺灣), 02/14/2021 20:55:38不過通富以前就是AMD自己的封測廠 也就找他們吧
APU DOA一顆,要賠超多錢的吧… 賺的都不夠賠…
這消息出來看AMD股價跌多少就知道真假了吧
還是要先釐清故障原因才能對症下藥 看是真的Fab def
ect還是系統問題
廠內良率跟客戶自己的組裝產線的良率差異這麼大一定
有什麼蹊蹺
以AMD現在的出貨量別說18%,5%以上的故障率
就賠死了
就算封測要放水,也是比例式的放
出廠良率這麼差,代表封測端死更多
有可能嗎?
還啥股價跌多少 真那麼慘有可能只有這家出來靠北
找通富又不是為了省錢.....一定有簽約要幾年多少單
如果不良品出去這麼多封測那邊要出8D了
Wafer edge defect 表現就是爛啊,你怎麼想辦法拉
他還是相對爛QQ
不過你不良品這麼多,FT都抓不到,第一個先檢討你
後端測試條件怎麼訂的
但這種代工應該都賣KGD吧,edge的良率都是有嚴格要
求的,不太可能出一片拉基wafer給客戶
假設最後一道WAT沒測RCN只有看yield的話,也有很多
地方看不出來,而且gg很有可能出貨量太大就不測惹
Wafer會測喇,封裝後也會測喇
常常都是封裝那的鍋,放水or瘋狂Reeeeeeeework
原文就感覺唬爛唬爛的,光封裝就要測好幾次惹
不良品還能那麼高?
原文還好幾個見獵心喜的 笑死
大概是intc套太多張套太高
在幻想自己代理商 崩潰說不可能這麼高的更呵
拜託不要買amd,不然我都買不到5600
又不是面板廠 良率穩定的低階製造 可以偷吃步 降低
抽檢比例
哎呀..一不小心又有人被打臉了呢
27
[測試] zen2積熱問題測試這篇轉自中華人民共和國的網站Chiphell,不喜自行左轉。 原標題是【zen2不同核心分布,不同散熱器底座工藝散熱性能測試】, 不過我覺得有點難懂,所以改了標題。 簡單來說,zen2是小核心,3600、3700x都是單die,3900x、3950X是雙DIE,23
Re: [情報] AMD Zen 4 Ryzen 確認提供整合顯示功能看了下來源圖片,AMD應該是找到了一個平衡點來做iGPU普及化 關鍵應該會是在iGPU到底會放哪 由於5nm的成本很高、目前7nm製程在良率上相對穩定、以及Navi2已經是7nm的情況下 我認為很大的可能會把iGPU跟著IOD做在一起 目前不論是I皇還有AMD的APU都是整合成一個Die (CPU、iGPU、I/O)18
Re: [情報] MX500 1TB再度下殺(MX500 1T開箱)[閒聊] 美光MX500 SSD的PCB改版 [情報] PSA:MX500 1000GB款式升級主控(無須恐慌) 看來要有第三篇分析了XD,PCB再次改版16
[情報] Ryzen 7 4700G Renoir AP可以超至4.75GHzAMD的Ryzen 7 4700G再次洩漏,但是這次我們不是看旗艦8核Renoir APU的測試 而是它的超頻潛力,ITCooker(通過HiFiHedgehog)再次在他的Facebook頁面上展示了它 的超頻潛力。 Ryzen 7 4700G看起來像是Ryzen 7 3800X的65W封裝版本,性能令人印象深刻 與我們在標準Ryzen 3000'Matisse'CPU上看到的小晶片設計相比5
Re: [新聞] 索尼下修PS5出貨目標 傳因台積電良率不良推測是因為大die產品,所以良率較低. 根據今年的台積技術論壇 N7 台積目前的D0 約0.09 左右, 也就是一片wafer約有61顆kill defect (R=14.7cm 換算成 678cm^2. *D0 0.09 = 61.1) 對於像A13這種產品,一般die size 約在1cm^2左右. 一片wafer 可以割出 678 個die, D0 = 0.09 死 61 die, 良率大概是 90%X
Re: [新聞] 快訊/林智堅諷「台積電有不良品」!高虹: 你才是不懂不要裝懂… QA檢查出來?你當後段的測試要幹嘛? 我還沒看過有良率100%的wafer…. 後端在測試的時候,光最基本的open/short7
Re: [閒聊] 美國主機客製化廠商指出Zen3良率過低43.. 覺得良率真的那麼低的話,也不能怪GG 應該是封測廠有問題 ps.雖然GG現在也有封測了 小弟年輕時在某封測廠做die bond7
Re: [新聞] 快訊/林智堅諷「台積電有不良品」!高虹晶圓柱做成圓形主要是因為這樣面積才大他可以切出更多的chip 而實際上edge die很多廠都是直接切掉不用的 再來 黑色那個 fail die 是不會出貨的,看製程有的會用ink點掉 然後就切掉給後段的FT