[討論] 入行門檻最低的是驗證嗎?
數位驗證在科技業有越來越重要的趨勢
使用的工具、程式語言不外乎是SystemVerilog, UVM, Formal等等
還有一點自動化的工具,例如Perl, Tcl
不過這些東西大多要就業才會碰到,學校、資策會或自強都很少學
以新鮮人來說,面試下來即使一線dv(螃蟹、發哥)考的東西也不難
頂多簡單的Verilog或C++ class
連資料結構都沒有,軟韌考的還比較難
數位驗證是不是科技業最好入門的職位? 即使非電資都有機會
發展性、出路甚至不輸給FW
--
考的不難,但門檻是學歷
門檻最低的應該是電子菁英課程
DV很爽欸
能做dv的都能作dd吧
確實 當時offer選都是DE跟DV一起挑還有CAD 反而當時都沒有投FW,是聽朋友跟心得文發現FW好像考比較難
軟韌考比較難喔?
就Coding的項目來說是,我同實驗室的有考很多資料結構 DV反而少,但DV有加考Verilog Coding跟硬體觀念(不難頂多到CDC)
※ 編輯: PPTplayer (150.117.226.58 臺灣), 09/12/2022 12:06:58軟韌基本上都當資工在考啊 或是夾雜domain know在
考卷或是直接問
聽起來dv真的很好入門...朋友面螃蟹dv也是簡單考了
個verilog 狀態機 學歷有到
就上了...而且發展看dv比軟韌 SA那些好很多... 原P
O這樣說好像不無道理
要先有DV驗過,最後才有實體ic給FW發揮啊
DV一直都有需求
非電資有機會?
哪家找非電資的去做啦
入行門檻跟技術無關,跟公司有關。
你完全搞錯了.......
我假設你是真不懂不是故意要酸
一套EDA賣你DCR要多貴
面試難度不一定等於錄取人的難度
DV在各大公司就是RD無庸置疑
X肉某team 連DV都要省 說什麼AE自己驗才真的懂IC
講得好像類比驗證都廢物很閒一樣
感覺很好面是因為不能問深入啊,台灣沒有專門這個
的實驗室,除非出來有碰過,不然問UVM/VMM,問asser
tion甚至問Formal大概都一頭霧水,只好退而求其次
問Verilog問OOP
跟DE討論驗證的東西或是Formal那種數學證明,除非
很資深很強的,不然大概都一臉問號吧(攤手
好的DV要懂設計也要懂資工 感覺很好進是因為缺工
DV好進是因為缺工,沒實力一下就被RD電到釘在牆上
趕快先找進來先學先鍛鍊 後面都好說QQ
it?
support team 才是沒門檻的吧
有些台廠DV抓到bug被當作應該的 沒抓到就背鍋
Tier 1台廠的DV也是很挑學歷,除非你很有經驗
好的DV可以跟RD討論fsdb waveform來看design,甚至
可以根據spec.跟你討論RTL
爛的DV就是regression跑一跑只會跟你說卡在他的c co
de哪個地方,其他RD自己想辦法
有看過只會用for loop跟task做驗證的
這樣能抓到bug也是很神
這都只是工具 重點是對spec的理解打到corner case
現在都是先抓四大電資的進來練功吧 畢竟DV很缺 學校
又沒教
那個…設計驗證,不是數位驗證
哪間的驗證可以只負責丟regression就好跪求內推
當然還要跑一些coverage的東西呀,同一間我遇過好
的跟爛的
反正都是corner case出錯,用patched過的driver即可
二樓太狠了
乾脆去學Layout好了,專科畢業就行
比類比驗證(不是AE)好就是了
二樓被封鎖
怎麼聽起來是公司問題啊, 我面過的直接問我現在如
果馬上寫 我能寫幾條assertion 針對AXI, 倒還真的漏
了,那位主管鄙視的眼神 讓我知道DV 還真的不謹慎
不好進
驗證 ? 先考到ICS組阿
1
對於新鮮人來說, 問Systemverilog, UVM, SVA沒有鑑別度, 因為根本不會. 所以問OOP, 資料結構, 基礎數位設計, 問點計算機結構, 演算法....5
其實前陣子LinkedIn上 也常有亂槍打鳥的recruiter 分不出DV/validation/DFT/testing等差別 看到翻成中文關鍵字有像就在那裡亂丟 DV的工作是用simulation驗RTL.16
DV 絕對不是門檻最低, 但是絕對是工作機會最多的職缺, 我知道原PO是想酸什麼, 但是職場上酸人跟被酸的從來沒少過, 我曾經面試人門檻拉高一點,X
請先體會發展中的科技業, 傳產式科技業與傳差的差異 再來找進入的位置 發展中的科技業特徵都是願景大/競爭對手多/非常的缺人 會呼吸肯拼的進去都有賣器官的機會 但待市場互殺到最後一波之後, 圈子內的人力就噴泉式倒下
爆
[閒聊] 沒有補習,考這種分數是怎麼養成的?昨天去兒子國中晚自習家長輪值,然後發現他同學3模都是4A++1A+,而且他星期一到五都 有參加晚自習,應該是沒有補習,真的好強喔。除了天分,遺傳,父母從小還做些什麼呢 ?雖然現在問已經太晚,想想我們付出應該是太少了,唉~ --爆
[心得] 研替面試心得 (M/R/P/Q/Google/Ring/NV)哈囉 小弟是 #1XZFhgw6 (Tech_Job) 這篇的原PO 因為有新的選擇了 加上之前也受到Tech_Job板很多心得文的幫助 決定也來整理一下這段時間找工作的心得 先上一下背景介紹: 大學是118 CS 碩班是113 CS 碩論題目就是很普通的AI仔51
[請益] 非本科數位ic求職請益各位先進好, 小弟四大機械學碩畢業,目前服役中。 碩士論文偏機電系統建立、機構設計等內容,畢業後有感於機構與理想工作不符,本身考 研有讀電子學,所以想說往數位ic設計發展。 服役期間用ocw自學數位邏輯設計,用網路資源學verilog,42
[請益] 請問DV有機會跳DE嗎?大家好,小弟是新鮮人 最近接到了一個竹科新安路附近外商DV的Offer,主要是寫SystemVeri log、UVM等等 不過DV在IC廠的地位似乎不如DE 發展性不知道到底如何,板上文章也眾說紛紜40
[閒談] 英文優勢想留南部,應該考什麼比較好大家好,最近在轉職中,需要請益各位一下。 先告知一下我背景,本身文組沒有什麼專業只有金色多益,27歲,外面找工作大部分年薪 只有600k-700k,進不了外商進不了科技業。而身邊有朋友在國營事業做輪班僱員,很大 力推薦我考國營,說七年就能領百萬,而我原本的工作要突破百萬我看也難,所以最近才 萌生了考國營的想法。自己不是不會讀書,雖無法跟四大學士比,不過至少也有PR90。28
[討論] Verilog被取代的可能性Verilog支撐了ic設計產業40年 挺過了HLS, SystemVerilog等新方法的衝擊 如今是不是也快走到盡頭了? 隨著晶片複雜度不斷提升,單純用Verilog描述硬體是不是已經有點不夠用。不少人都對Ver ilog貧弱的功能感到不滿,因而發展新一代HDL10
[討論] DV完全是最棒的職位吧?現在台灣逐漸開始重視DV DV地位竄升 只要有IC就要有DV 不同於DD 做IP的很難隨便轉行11
[請益] 研替offer請益代PO 小弟桃園某國立大學EE畢業 以下有幾個研替offer選擇,想聽聽大家的建議,謝謝 1. 円星科技: 數位IC Design 內容: 主力高速介面designer,應該是滿有前途的選擇9
Re: [討論] domain knowledge 重要嗎?以DV職缺為例, coding skill比較像responsible提到的 SystemVerilog(SV)跟UVM框架, 從能當場敲code, 解釋SV的各種特性,