PTT推薦

[情報] AMD與TSMC合作的3D Chiplet分析

看板PC_Shopping標題[情報] AMD與TSMC合作的3D Chiplet分析作者
buteo
(找尋人與人的鍵結)
時間推噓21 推:21 噓:0 →:81

https://tinyurl.com/4bay94m3

AnandTech上 Dr. Ian Cutress 針對蘇媽在Computex Keynote演講揭露的新科技
與台積電共同開發的3D V-Cache technology的介紹與分析

技術簡介:

1. 這項科技是將cache以3D堆疊在上方 讓每個核心可以擁有的cache增加
以目前的Ryzen 5900X做展示 原先每個chiplet可以有32MB的cache
在上方堆疊64MB的Cache後就有96MB的cache
12核/16核的處理器因為有兩組的chiplet 全部將會有192MB的cache

2. 5900X+這項技術的樣品遊戲效能展示平均能增加15%的FPS (四款遊戲平均)


AnandTech的分析:

1. 當尺寸微縮越來越艱難時,未來表現會越來越需要這樣的新設計來提升效能

2. 沒有預料到AMD會在此時做這樣的宣布,AMD與台積電合作3D Fabric已有一段時間,
但沒有想到這麼快就會看到桌上處理器的樣品

3. 這明顯是台積電3D Fabric裡的SoIC Chip-on-Wafer,台積電已經展示過12層的技術, 這邊只用了2層,但台積電展示用的是non-active layers。這樣堆疊的疑慮是散熱, 而cache適合這樣堆疊,因為不會增加太多散熱的需求。

4. AMD和Intel在3D堆疊的方式有了分岐,AMD用的是矽穿孔(Through Si Via, TSV)
Intel用的是microbumps。TSV與microbumps相比,AMD可以擁有比較高的頻寬傳輸和
較佳的功耗。Microbumps做為chiplet的連結,會耗費較多體積與電力,但也讓Intel 可以把邏輯單元同時放在上下兩個die。通常會喜歡把logic放在上方的die以利散熱
,但把邏輯單元拉離載板也意味著需要由下往上做電力傳輸。為了把兩種技術的優點 結合,現在Intel和TSMC都有類似的計畫要把microbumps和TSV融合在一起。

5. 如果AMD也是用7nm製程做上方的cache,經計算每個處理器將會需要多45%的晶圓面積 ,在晶片短缺如此嚴重之際,可能會影響AMD願意採用這樣設計的產品數。因此AMD
說會先在"最高端"的產品應用這項科技。

6. 在效能進步方面,cache的增加會幫助遊戲表現,但是在其他應用方面就沒有太大幫助 。這可以從Intel的Broadwell處理器測試看出,其具有128MB的L4 cache,但只在遊戲 和壓縮/解壓縮上有明顯進步。AMD以後怎麼在遊戲以外的應用賣這個技術將很有趣。

7. 最後是時間軸,AMD說運用這項技術的產品將在年底量產,但這不確定會不會是Zen4
。Zen4用的是5nm製程,而AMD展示堆疊的cache是7nm製程。AMD是要7nm+7nm還是5nm+ 7nm目前還不知道,但作者推測AMD也許會把這項技術應用在比目前Ryzen桌面處理器
更高貴的處理器。

--

※ PTT留言評論
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.161.215.181 (臺灣)
PTT 網址

newsnew 06/01 22:17什麼 只用了兩層功力

boulard 06/01 22:18繼續等

friedpig 06/01 22:26基本上應該還是Server為主啦 AMD這

friedpig 06/01 22:26樣設計的好處就是這種強化的CCD 每

friedpig 06/01 22:26個平台都能換上去 哪天料太多家用

friedpig 06/01 22:26隨便下放都可以有產品 高度也調成

friedpig 06/01 22:27跟沒cache差不多 基本上就是替換料

friedpig 06/01 22:27的感覺 換上CCD"+" 就變更屌的CPU

friedpig 06/01 22:28比較大的問題就3DIC良率應該不好

friedpig 06/01 22:28製程也多好幾道 成本不低 最後終端

friedpig 06/01 22:28價格應該不會好看

RaiGend0519 06/01 22:37溫度呢?

friedpig 06/01 22:44運算單元上只疊了一層薄薄的dummy

friedpig 06/01 22:44溫度應該沒影響拉 應該

twlin 06/01 23:09Broadwell用的是edram L4,和一開始

twlin 06/01 23:09就為3dic設計的sram L3差很多捏,傳

twlin 06/01 23:09統2d sram在增加容量後,雖然hit ra

twlin 06/01 23:09te會增加,但因為面積變大,繞線長

twlin 06/01 23:09,所以延遲也會變大。3dic可以有效

twlin 06/01 23:10減少繞線長度,所以容量增加,延遲

twlin 06/01 23:10卻不會增加太多

twlin 06/01 23:12當然啦,如果你原本的應用就已經塞

twlin 06/01 23:12得下L3,或是頻寬使用不高,資料預

twlin 06/01 23:12取能及時把資料搬進L3,那你就看不

twlin 06/01 23:12到大L3的好處

jaffson8909 06/01 23:20看文章描述 要是用上十二層功力 怕

jaffson8909 06/01 23:20不是像志志雄一樣 打15分鐘整個U就

jaffson8909 06/01 23:20要燒掉了

friedpig 06/01 23:23所以她可以直接當L3用嗎 看有些人

friedpig 06/01 23:23以為她只能當L4用

friedpig 06/01 23:24過TSV的latency不是也加蠻多的嗎?

twlin 06/01 23:30你樓上樓下只隔了20um,可是你一層

twlin 06/01 23:30樓是6x6mm,你覺得你上下樓比較快還

twlin 06/01 23:30是跑到同一層對角線比較快?

grgeo 06/01 23:35推整理跟翻譯!

okbon 06/01 23:50tsm 3dic技術很久了 現在才有客戶真

okbon 06/01 23:50的demo要量產

Nexus5X 06/02 00:17這肯定是可以當L3用的不然往原本的

Nexus5X 06/02 00:17SRAM上面堆就沒啥意義

ltytw 06/02 00:35為什麼不往橫的長 不是說7nm讓晶

ltytw 06/02 00:35片面積太小不好傳導熱量?

jeff40108 06/02 00:35同製程會好做很多啦,不同製程要整

jeff40108 06/02 00:35個ic layout重新設計

jeff40108 06/02 00:35等於完全不一樣的產品

jeff40108 06/02 00:37橫的長距離太遠延遲高,面積大良率

jeff40108 06/02 00:37也差

pig 06/02 00:38cutress (作者) 去跟 amd 確認了

jeff40108 06/02 00:39啊不過蘇媽賣的價位應該是現在的兩

jeff40108 06/02 00:39

pig 06/02 00:39是用在 zen3 年底量產

aegis43210 06/02 01:27小晶片可以減少die size,減少晶圓

aegis43210 06/02 01:27浪費和提高良率

aegis43210 06/02 01:32GG快成為世界最大的高速記憶體製造

aegis43210 06/02 01:33商了,cache做的比邏輯電路佔的面積

aegis43210 06/02 01:33還多了

gary82gary 06/02 01:50該不會以後入門級CPU就要上水冷了吧

gary82gary 06/02 01:50

Thoris 06/02 04:05見證GG黑科技的時候到惹

wahaha99 06/02 06:39不懂 Cache沒有很熱 為什麼不是放下

wahaha99 06/02 06:39方層?

wahaha99 06/02 06:39這樣散熱會很難搞吧

oopFoo 06/02 07:21現在的架構,放下方難啊。老實說這

oopFoo 06/02 07:23有點是AMD的恐慌之舉。現在這個樣子

jeff40108 06/02 07:23放上層線更難走啊

oopFoo 06/02 07:24有各種問題,成本又高,產能排擠,

oopFoo 06/02 07:24除非AlderLake比想像強,不然無法

oopFoo 06/02 07:25解釋。

Thoris 06/02 07:27這額外的L3是疊在原本的L3上 沒蓋

Thoris 06/02 07:27到CCD核心 散熱問題不嚴重

Thoris 06/02 07:28別想太多 單純就是拿成熟產品試一

Thoris 06/02 07:28下黑科技膠水的能耐 未來才好大量

Thoris 06/02 07:28應用

jior 06/02 09:31ohhhhhhh~~~~

friedpig 06/02 09:49不知道AMD想量產多少 但這個彈性

friedpig 06/02 09:49看起來還蠻大的 CCD跟有Cache的CCD

friedpig 06/02 09:49盡量做成能無痛交換的規格了

pig 06/02 10:42anandtech 這篇第一張圖就有寫了

pig 06/02 10:43去年初就發表過他要這樣弄

pig 06/02 10:46我倒覺得應該反過來看,amd可能認為

pig 06/02 10:47zen3上3d v-cache就能扛alderLake了

flylee 06/02 10:52這種設計可能主要是給伺服器

flylee 06/02 10:53和超級電腦、AI和Gaming

flylee 06/02 10:54很多應用很吃記憶體

flylee 06/02 10:56有3DIC,又可以區分出不同的產品線

flylee 06/02 10:58像Ryzen, Ryzen pro, Ryzen extreme

flylee 06/02 10:59也可以弄個EPYC 和 EPYC extreme

suitup 06/02 11:12笑死 還恐慌之舉勒 真的夠恐慌就不

suitup 06/02 11:12會再浪費時間出個XT來騙錢了啦

pig 06/02 12:15目前的消息都是說ryzen沒講到epyc

pig 06/02 12:16實際上產品規劃怎麼跑就不知道了

suitup 06/02 14:23不過發布會也只有講到遊戲性能提升

suitup 06/02 14:23 其他應用有沒有提升也不知道

suitup 06/02 14:24如果效果太單一化 其實也沒必要整

suitup 06/02 14:24個產品線都上去

twlin 06/02 23:08zen3在n年前開始設計的時候就已經規

twlin 06/02 23:08劃好要用x3d L3,底層CCD連tsv pad

twlin 06/02 23:08都預留好了,L3也是完全為3D打造,

twlin 06/02 23:08怎麼可能是最近才加的啦

Windcws9Z 06/03 01:36推台灣林先生

kamichu 06/03 04:45所以…以後還需要買記憶體嗎?

CORYCHAN 06/03 08:50EHP越來越近 那肯定不只疊一層0.

CORYCHAN 06/03 08:500