PTT推薦

Re: [討論] bit error 小測試

看板Headphone標題Re: [討論] bit error 小測試作者
Oswyn
(Oswyn)
時間推噓22 推:22 噓:0 →:25

※ 引述《nm662644 (六月的伊利)》之銘言:
: 之前看到板上先進的討論有感而發,便用matlab模擬bit error的情況作了幾個檔案
: 模擬方式為對隨機的取樣點(0~3秒內)各聲道中隨機挑1bit翻轉。
: 檔案內有九個音訊檔,第一個是原始檔。
: 第二個到第九個為經模擬的檔案,然而有個檔案與原始檔無異。
: https://reurl.cc/ZO6Mk6
: 還請各位先進賜教
: #10:20小更新一下檔案,除原始檔長度以外無任何異動

一般 DAC 發現傳輸錯誤(各種原因),造成奇偶檢測不過關的狀況
通常 DAC 會沿用最後一次的正常數據,而不是直接使用有問題的數據

因為實時流在發生錯時無法重傳,沿用最後一次的正常數據傷害小
所以傳輸錯誤多半不會有上述實驗的狀況發生

https://imgur.com/uISIPwT
截個 AKM AK4113 的文檔內容示例
(Audio) Frame=音頻幀,由兩個 sub-frame(2 channel) 組成

sub-frame 發生 Parity Error, Bi-phase Error or Frame Length Error 時
AK4113 會用 last normal sub-frame data 繼續輸出直到錯誤解除
也就是"插入"最後一個沒有出錯的值

但也有的 DAC 在收到連續錯誤時會直接靜音(不輸出),總之怎麼應對傳輸錯誤各家不同不過應該不太有 DAC 會直出錯誤數據就是了,因為這多半會很糟,比重複插入還糟

但 DAC 本身也有可能產生 Offset & Gain Error 等錯誤,有的廠商會在 Spec 中標示
其錯誤率


補充
DAC 常用的處理錯誤方式"插入/跳過"

https://imgur.com/4HWtZMU
圖1:要傳輸的原始信號


https://imgur.com/v6ogFLh
圖2:插入示例1

https://imgur.com/0z7uqMv
圖3:插入示例2


https://imgur.com/uJthghq
圖4:跳過示例1

https://imgur.com/rFVNLPy
圖5:跳過示例2

作者各舉了不明顯與明顯的例子,詳細解答請參照下方原始 link (英文)

https://bit.ly/2WgR5Oz
Typical Errors in Digital Audio: Part 5 – What time is it there?
@earfluff and eyecandy

再補充一下
由於現在 DAC 幾乎都仰賴 Overampling,所以圖3的狀況會產生類似過衝的結果
所以圖3比起圖2除了看起來明顯外,聽起來會更明顯
※ 手殘眼殘打錯

錯誤的採樣點發生在波形的什麼位置,是會影響結果聽起來明不明顯的

--
人間五十年、化天のうちを比ぶれば、夢幻の如くなり
^,,,^ 一度生を享け、滅せぬもののあるべきか
(ω)\m/ NOBUMETAL DEATH!!('ω')

--

※ PTT 留言評論
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.136.212.20 (臺灣)
PTT 網址

yohsiatai07/14 04:21推~

djboy07/14 06:46認真讀書,推。

iamala07/14 06:57感謝分享

nm66264407/14 07:52其實我的本意是討論訊源端的情況。

nm66264407/14 07:58另外single parity bit應該沒辦法處理

nm66264407/14 07:59超過一個位元翻轉的情況?

如果錯太多 Parity 的確有可能檢測不出來 但一般而論錯這麼大的時候表示訊號很有問題 就算有一半的錯誤檢測不出,另一半檢測出的錯誤多半就會讓 DAC 停工了 所以有人接 S/PDIF 不論是光纖或同軸在線材有問題的時候 是不出聲而不是發出怪聲啊 USB 也是一樣當連接有問題的時候,根本就抓不到裝置

goldie07/14 08:33推直接看 DAC 晶片的 datasheet

goldie07/14 08:33感謝分享,學習了!

goldie07/14 08:35若發生偶數數量 bit 錯誤,

goldie07/14 08:351 bit 的 parity bit 應該是無能為力偵側出這種錯誤了!

martinlin7707/14 09:02我文組請問假如是傳一串01 的數字,1個bit是0變1嗎

djboy07/14 09:06這讓我想起一句老話:AV永遠不sync,但是AV也永遠sync。

justagame07/14 09:08@martinlin77 是喔

justagame07/14 09:08欸不對 問底層的話應該還有無法辨識吧...

martinlin7707/14 09:20一般電腦的資料 0變成1 真的可以嗎?

不行啊,所以電腦或程式當機的或原因中 RAM 裏的 bit error 佔了最大的部分 這是微軟過去收集了無數 User 當機的 dump 檔分析的結果 過去 Windows 常常藍底白字很大的鍋是在硬體與不良驅動,而不是 OS 本身 微軟上世紀就建議個人電腦的 RAM 也要用 ECC RAM 以增加穩定性 但由於價差的關係... 有個詞叫 Soft error,有興趣可以查看看

justagame07/14 09:24電腦是經過層層糾錯上來維持正確性的 電路非常底層 /_\

nm66264407/14 09:46的確要發生如此的壞情況的機率非常低,我只是好奇

nm66264407/14 09:47這種巧合是如何作用的聽感上的?

justagame07/14 10:05我只是在回'為什麼電腦資料可以出錯'的問題而已 XD

biaw07/14 10:07其實你的示意圖有點不精確 一個frame通常都有一些長度 例如

biaw07/14 10:07跨了8ms之類的 所以裡面已經有很多sample了 也就是說如果是

biaw07/14 10:07高頻的話一個frame裡面已經有好幾個cycle了 我想重複上一個

biaw07/14 10:07frame的意義是這麼短的時間區間裡面 音訊的頻率組成本來就

biaw07/14 10:07不該有太大的變化吧 不管是語音或是各種音樂

一幀 Audio frame 就是一組採樣點哦,沒有很多 sample 在裏面 44.1 kHz 表示一秒內有 44.1 k 個 Audio frame 立體聲每幀有左右兩聲道,所以一幀中有兩個 sub-frame 音頻流的組成可參考隔壁的這篇

https://www.ptt.cc/Audiophile/M.1593175951.A.798

啊、樓上是不是誤解了此處的 Frame 是專指 Audio Frame 而不是 Video Frame 講到幀一般都會想到畫幀,但音頻幀是在討論 Audio 傳輸及資料結構時會用的

m917225007/14 10:2501正確跟聽感差異好像很多人一直把這兩個綁在一起去想

biaw07/14 10:43不是因為最有道理 而是因為那是最容易想像的吧

krrvincent07/14 11:03現在不就在討論聽感差異的來源嗎

djboy07/14 11:29這網站作者真的強,B&Q任職,AES學術研討會。他對 jitter的

djboy07/14 11:29的文章也很有趣,下面是結論的連結。

djboy07/14 11:30https://reurl.cc/ZO6dWa

djboy07/14 11:35而且他做了很多實際的測試,像是用B&O的wireless powerlink

djboy07/14 11:37無干擾下 24bit/48Khz/24小時/11天,都沒有1bit錯。

https://bit.ly/2ZtukJv

Typical Errors in Digital Audio: Part 1 有 Part 1 ~ 8

https://www.tonmeister.ca/wordpress/2018/08/08/jitter-part-1/

Jitter: Part 1 – What is jitter? 有 Part 1 ~ 9

nm66264407/14 11:47就我自己的印象在合乎規範的器材下,data jitter的確

nm66264407/14 11:47上千小時都可能不會發生一次

一般實體層 PHY 的 BER 容許通常為 1 bit in 10^12 bits 但我們現在討論的領域是發燒界而不是一般的電子業 就像 AES3 unbalanced 或 S/PDIF cable 標準是要 75Ω 的同軸 USB Raw Cable 的標準阻抗是 90Ω USB 2.0 規範是 90Ω ±15% USB 3.0 應該是 83 min ~ 97 max Ω USB 3.1 應該是 85 min ~ 95 max Ω 不合於標準的線材會... 數位線材不是低阻就好,而是能合於標準、阻抗匹配最佳 阻抗不連續、差異過大會引起反射,這在數位電路中當然不佳、影響了信號的品質 但在類比中線材的阻抗差異造成的反射能改變音色,好或壞就要靠搭配 像類比的喇叭線與信號線的長短都還各有支持者了

djboy07/14 11:48最特別的,是他認為,即使是同步傳輸(即DAC的clock是受到

djboy07/14 11:48source端影響),也是不重要的(或是影響極微小)。

djboy07/14 11:50前題是:此一source端的影響要在標準之內。至於標準是啥,

djboy07/14 11:50我還沒有看到;文章實在太多了~~~Oswyn大大,就麻煩了 xd

原文也沒指明什標準 Clock Jitter Definitions and Measurement Methods - SiTime

https://www.sitime.com/api/gated/AN10007-Jitter-and-measurement.pdf

JEDEC standard 這不知道是否能作參考

nm66264407/14 11:52幾乎絕大部分的DAC都有PLL,我想的確是影響不大。

lll156k152907/14 11:54推專業

vericool07/14 13:07

其實不少 DAC 晶片都有 Alarm 接腳或 Error 計數 但設備廠一般都不會拉出來給 End-User 看

http://dixo-audio.xyz/dixo_r2r_table_top_dac.html

這台 DIXO Audio R-2R DAC 有在 LCD show ERROR COUNTER

StNeverRush07/14 15:11推推 學習學習

martinlin7707/14 15:37推推推

goldie07/14 17:43推推

※ 編輯: Oswyn (220.136.212.20 臺灣), 07/14/2020 18:10:10

jim54300007/14 21:06可是有114ee不懂什麼是阻抗匹配 程度真的很差

chickengod07/14 22:49

bh214207/14 23:12作為114CS我感到一點點的羞恥