PTT推薦

Re: [提問]AESA和APAR的差別,賞金500P

看板Military標題Re: [提問]AESA和APAR的差別,賞金500P 作者
sedgewick
(三分熟的鬧鐘)
時間推噓31 推:32 噓:1 →:178

※ 引述《sedgewick (三分熟的鬧鐘)》之銘言:
: 今天來寫相控陣列雷達...

來寫續集啦~~~ 轉眼間四個月就過去了.

------
上次用顏色做比喻, 那算是電磁波傳遞的部份, 沒什麼加減乘除.
今天來往下講深入一點點的 pulse compression.
這屬於訊號處理, 比較適合用聲音做譬喻, 因為背後有數學.
而雷達之所以「雷」, 就是訊號的東西做錯, 探測距離可能剩下 1/10.
硬體相同也沒用, 運作時就是少人家一大截......非常雷. XD

總之, 雷達最大的挑戰是回波一定很弱, 就算探測非匿蹤的目標也是弱.

增強功率當然是一招, 但勝之不武, 而且大家都會.
甚至做到像中科院那樣又大又重, 背滿冷卻劑可能也還是輸美軍一大截.
因為譬如說探測距離只有人家十分之一, 那功率要提高一萬倍才打平.
這就不太妙...

而另一招是增強訊號的獨特性.

回波之所以弱是跟背景的輻射雜訊相比.
但我們可以讓雷達訊號看起來比較特殊, 就可以跟雜訊分離.
至於要讓訊號特殊, 概念上也不難.
譬如我們聽一首歌, 只聽前五六個音, 小星星跟國歌是一樣的, 對吧?
那要分辨到底是國歌還是小星星? 簡單, 把整首歌唱完就好了嘛.

所以雷達指到某個方向, 聽到背景有小星星就知道有威脅.

但是呢, 小星星還不太夠力.
因為真實的狀況有點像你在山谷喊一聲然後聽回音.
小星星回波可能會剩下嗡嗡嗡跟勉強能識別的幾個音符, 聽不到原音重現.
所以我們最好把貝多芬第九號交響曲整個播一遍, 這就更獨特了.
當然這還是會遇上各種損失, 但畢竟有足足一個小時的交響樂可以參考.

這概念很好, 缺點是要播放一個小時......目標都不知道跑哪去了.

所以我們乾脆把演奏快轉, 快轉 3600 倍就只要播一秒, 很讚吧.
這個讓訊號快轉的技巧就叫做 pulse compression.
理論上它包含一首完整的交響樂, 當然你要塞伍佰演唱會也是可以的.

這種 pulse compression 有各種好處.
訊號獨特, 適合各種雷達設計, 抗干擾, 對距離的解析力也高.
甚至能一部份對抗匿蹤, 畢竟飛機是被整個交響樂團的訊號探測過一遍.

只有一個壞處, 訊號處理能力跟不上.

想像一下, 一秒鐘聽完一首歌, 判斷聽到的東西然後寫下來? 會打結吧.
放到電腦上那是一樣的問題, 電路響應跟不上(耳朵鼓膜不夠力).
處理器來不及計算電路響應後剩下的東西(腦袋轉不過來).
計算完的東西來不及輸出到記憶體或是硬碟(寫字不夠快).

每一段都跟不上, 因為這是一組被加速了上千倍的訊號.
它的單位時間內富含資訊量, 所以也說它頻寬非常大.
我們把它加速幾倍, 處理它所需要的頻寬就加幾倍.

我們只看 CPU 的處理能力就好, 拿這個做例子.
一個典型的 pulse compression 所包含的頻寬可能高達 1GHz.
現代 CPU 在重重保護之下的 clock rate 極限也就 5GHz 左右.
而拿 clock rate 去對應頻譜分析也不是 1: 1, 因為有運算跟存取.
這是要計算蠻大的 Fourier transform, 一百萬比一都有可能.
就是說 CPU 硬幹的話, 1,000,000GHz 差不多夠處理這顆雷達. XD
尤其雷達回波的訊號是一直進來的, 做不完就塞車了...
這個五比一百萬處理能力的落差, 挺傻眼的吧.

CPU 以外, memory bus 跟各種 interface 也都有嚴重的限制.

更傷心的是, 這些訊號絕大部份都是垃圾資訊, 因為人家也不是天天繞台.

但處理的方法倒也不難, 它叫做 stretch processing.
本質上就是假設我們監看的目標處於某個位置時, 它回彈的訊號長什麼樣.
這是一個理想的參考訊號, 訊號裡就是上回所提到的「空間色散」效應.
雷達收到的訊號就拿來跟這個參考訊號比比看有多像.

但這個訊號的比較發生在硬體上, 行為就像一個硬體濾波器.
或者更精確一點, 我們說它屬於 analog domain filter.
只要過這個濾波器, 就等於我們聽到貝多芬在某個位置演奏.
但同時, 也因為我們假設了一個想像的位置(通常都在雷達探測極限).
所以這個濾波會導致雷達有一個最短距離, 太近的反而看不到.
因為太近的物體, 這個回波的色散關係會跟假設差太多.

嗯, 如果回波除了理論上的色散, 還要考慮別的變化呢?
譬如那個 F-22 的回波大概就很畸形, 小提琴聽起來變狗啃的之類.
這個我就不知道了, 但要做是一定可以做, 濾波的時候不要濾那麼乾淨.
留一些其他的訊號給後段跑分析... 你看那個 deep mind 就不錯. XD
但這些設計細節, 我想都是機密資料.

然後, 在脈衝雷達的設計因為多半都共用收發天線.
所以它本身就有一個最短距離, 起因於發射的時候沒辦法接收.
用 pulse compression 衍生的最短距離限制就一起考慮進設計, 算賺到.
至於連續波雷達, 它也可以用 pulse compression.
所以連續波說有最短距離也不要太吃驚, 想說「它又不用開關!?」
這多半是因為設計上更注重某個區間的解析力.

所以你看, 雷達技術一堆門檻, 都還沒說到華麗的 AESA. XD
只是把電磁波彈出去而已, 隨便列一列就一堆沒做就不知道的特性.
這一段有很強的運算需求, 做好做壞的射程差幾倍是跑不掉的.
軍用半導體用到先進製程的部份, 要計入雷達解析這個領域.

最後下個結論.
大致上來說, 越好的雷達, pulse 能塞的一定越多.
那所對應的 filter 就越精巧.
這些又不會全部在硬體上實作, 因為後面沒辦法改.
而且如果硬體做死了, 現代科技最厲害的數位訊號處理更地方沒發揮.

這種半軟半硬的系統, 很難用顯微鏡把電路看過一遍就能複製.

------
好, 停在這裡.
雷達的碟子也有很多有趣的事可以說, 但這篇塞不下.


--

※ PTT留言評論
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 61.230.92.93 (臺灣)
PTT 網址
※ 編輯: sedgewick (61.230.92.93 臺灣), 11/11/2024 20:28:26

armfire1911 11/11 20:36比喻蠻好懂得

MartianIT 11/11 20:38感謝但承認我看不懂 @@

sedgewick 11/11 20:42啊, 哪段看不懂? 我最近在練習寫文章, 快跟我說~~

ejsizmmy 11/11 20:44能不能順便說說那顆匠師雷達~?

ejsizmmy 11/11 20:45然後我很好奇收發做分開會有什麼缺陷

ejsizmmy 11/11 20:46有不少方案都是收發分別做開的

MartianIT 11/11 20:46隔行如隔山沒辦法 一日生科一生科科 XD

cwchang2100 11/11 21:04有種東西叫做FPGA,現代雷達都搞SDR(軟體定義無線電)

auther 11/11 21:12可以用像 LoRa 一樣用 ML 辨認訊號 symbolXD

sedgewick 11/11 21:13FPGA 不夠快啦, CPU 都不夠快了... XD

sedgewick 11/11 21:14SDR 其實就是我最後寫的那一段, 軍用要挑戰極限...

sedgewick 11/11 21:14要挑戰極限的話就要調整得很好, 硬體也要有...

sedgewick 11/11 21:15收發分開主要的問題是訊號不好同步.

sedgewick 11/11 21:16譬如 stretch processing, 這要有一個 oscillator

sedgewick 11/11 21:16你如果做在同一個電路裡的話, 問題就相對單純.

sedgewick 11/11 21:17Martian 兄, 下次準備一個平易近人的主題給你...

sedgewick 11/11 21:19匠師雷達這個我看一下的感覺是說... 嗯, 要切主題寫

sedgewick 11/11 21:19光是那 digital adaptive beamforming 就要查細節了

ejsizmmy 11/11 21:27就是因為師匠比較複雜(flak自己也矇了)所以我覺

ejsizmmy 11/11 21:27得剛好可以說一下

sedgewick 11/11 21:30嗯對, 是好題目, 但就是那個 adaptive 讓我很在意.

sedgewick 11/11 21:32我大概翻了一下, 匠師雷達看起來是 AESA 的設計拿來

sedgewick 11/11 21:32做 PESA 用... 這個還好.

sedgewick 11/11 21:33但我會猜, 之所以它只能是 PESA, 可能就是 AESA 的

sedgewick 11/11 21:33AESA 的功能被拿去做這個 adaptive beamforming.

sedgewick 11/11 21:34只是說這個一下子沒查到是什麼黑科技, 看名字猜的.

sedgewick 11/11 21:35我這幾天查查看有什麼蛛絲馬跡, 看有沒有辦法寫

ja23072008 11/11 21:36之前看過用螢幕比喻。

ja23072008 11/11 21:36PESA像液晶螢幕,雖然面板可以改變圖像,但要靠後

ja23072008 11/11 21:36面的背光模組發光才能看到影像。

ja23072008 11/11 21:36AESA像OLED面板,面板本身同時可以發光跟顯示圖像。

ja23072008 11/11 21:36997則是改進背光源的液晶面板 ,有分區調光技術可

ja23072008 11/11 21:36做到類似OLED面板的對比度。

Bupolo 11/11 21:36先推~

sedgewick 11/11 21:38ja 兄說的差不多, 電路設計跟元件是長那樣沒錯.

sedgewick 11/11 21:40只是我也發現螢幕的比喻是本來懂的人才知道說什麼.

sedgewick 11/11 21:41所以還是要練習用別種方法解釋一輪, 我在練這個 XD

driver0811 11/11 21:46feature extraction

sedgewick 11/11 21:46難怪 ej 兄會說 flak 寫得怪怪的, 我也看到了.

sedgewick 11/11 21:49其實哦, 有 beamforming 能力的一定都能轉動波束.

daydream314 11/11 21:49推好文 請教如果硬體夠 stretch processing 也可以

sedgewick 11/11 21:49因為 beamforming 本來就是用來做這個的.

chyx741021 11/11 21:50匠師很特別啊,它甚至不是相位陣列雷達不是嗎?

sedgewick 11/11 21:50chyx 兄, 我正在惡補中... 你有什麼好料嗎? :D

sedgewick 11/11 21:51day 兄是說硬體夠力, 軟體可不可以做 stretch 嗎?

daydream314 11/11 21:51平行處理嗎? 就是多個LO配多個predefined range

sedgewick 11/11 21:52但硬體夠力的話就不用 stretch processing 了.

sedgewick 11/11 21:52哦哦我搞錯 day 兄意思... homemade radar 可以.

sedgewick 11/11 21:53很多 SDR 其實就教你怎麼用 GPU 硬幹...

chyx741021 11/11 21:53沒有沒有,我也是看Flak而已 :p

chyx741021 11/11 21:53也希望可以從sed 大這裡學習~

daydream314 11/11 21:53多個 A/D 多個matched filter之類

sedgewick 11/11 21:53但是這種純軟體的做法推不到極限, 極限一定壓更凶

sedgewick 11/11 21:55欸我好像還是講太快... 你是說好幾個 LO 嗎?

sedgewick 11/11 21:56這......我第一個反應是 cross-talk 應該很嚴重.

daydream314 11/11 21:56SDR 和現代電戰真的是 GPU/FPGA

sedgewick 11/11 21:58電戰可以用 FPGA 啊, 那個沒有要偵測微小訊號...

sedgewick 11/11 21:59反而需要彈性跟即時的調整, 這點跟雷達不太一樣.

daydream314 11/11 22:01硬體夠力的話就不用 stretch processin 這句話不懂

edison 11/11 22:07上次看自制AESA雷達的ytr,似乎是可以用行動基地台

daydream314 11/11 22:07我本以為analog domain用硬體實現 現在也是SDR?

edison 11/11 22:07當信訊源,陣列天線接收來做目獲

sedgewick 11/11 22:16其實是說推到極限的話 analog filter 原則上要硬體

sedgewick 11/11 22:17edison 兄說的那個還挺有創意的...

sedgewick 11/11 22:17國外 youtuber 是蠻多在講 home-made radar 的.

sedgewick 11/11 22:19連 AESA 都有車庫加工的產品, BOM 表三百鎂之類 XD

ryannieh 11/11 22:21推認真文

edison 11/11 22:42如果訊號源同步可以解決,拿基地台來抓無人機應該是

edison 11/11 22:42滿好用的

daydream314 11/11 22:47edison網友提的如果以商用就是6G

daydream314 11/11 22:47sensing and communication 我也覺得有潛力變軍用

daydream314 11/11 22:48抓無人機

sedgewick 11/11 23:00不要推到極限, 用一堆便宜的 home-made radar 取代

sedgewick 11/11 23:01這個也真的是一條路沒錯...

ejsizmmy 11/11 23:31就是因為這個很有趣所以我才說可以研究,因為Flak

ejsizmmy 11/11 23:31後來說匠師這玩意他發現不是ESA

HAHAHUNG 11/11 23:32好文推

ry3298 11/12 00:04

kdjf 11/12 00:15beam forming有時只是為了讓beam效果更好(減少旁波

kdjf 11/12 00:15瓣、用組合束增加角解析度、甚至玩多波束),不一定

kdjf 11/12 00:15會做成可以掃描的版本

kdjf 11/12 00:19也能做可變波束,掃描/追蹤/警戒用不同孔徑甚至類型

sedgewick 11/12 00:25kdjf 兄說得沒錯, AESA/PESA 波束轉向只是其一而已

cwchang2100 11/12 00:43你用過FPGA嗎? FPGA不夠快?! 直接的硬體怎麼不夠快?

ejsizmmy 11/12 00:46FPGA不是最直接的硬體,所以速度上雖然快但不是最

ejsizmmy 11/12 00:46

sedgewick 11/12 00:47呃, 我在竹科待過三年的 design house...

sedgewick 11/12 00:48現在公司也有產品是用 FPGA 取代 MCU... 是不太快啊

cwchang2100 11/12 00:48FPGA主要是能自己設計,以數位來說,算是直接的硬體.

sedgewick 11/12 00:49或說不是 digital FPGA, 是很潮的 analog FPGA? XD

cwchang2100 11/12 00:49FPGA能極大的平行化,主要看設計者有啥厲害的演算法.

sedgewick 11/12 00:49這就是問題, 數位電路在這裡就是不夠快... 真的.

sedgewick 11/12 00:50cw 兄你可以去查為什麼有 stretch processing...

cwchang2100 11/12 00:50主要是平行的演算法,還可以直接存取記憶體.

sedgewick 11/12 00:50這個東西不要說 FPGA 了, 連 GPU 串連都撐不住.

cwchang2100 11/12 00:51stretch processing其實主要就是省錢!

cwchang2100 11/12 00:51因為好的大頻寬ADC/DAC太貴,沒辦法,只好用Analog省.

sedgewick 11/12 00:51我因為一天到晚都在解電磁波, 這些運算當量是很熟的

sedgewick 11/12 00:52沒這回事, 連世界頂級的 ADI & TI 都叫你用 stretch

sedgewick 11/12 00:52processing...

cwchang2100 11/12 00:54我手上剛好有Xilinx的SDR的FPGA!

cwchang2100 11/12 00:54Stretch processing的硬體你有看過嗎?長啥樣子?

sedgewick 11/12 00:55這個我倒是只有參考設計, 這個算嗎? XD

cwchang2100 11/12 00:57我們講的是類比的硬體,要看實物.怎麼算你應該知道吧

sedgewick 11/12 00:57不過我看不懂電路圖, 我先問 cw 兄另一個問題...

sedgewick 11/12 00:57你那個 SDR 的 pulse compression 長什麼樣子?

auther 11/12 00:57樓上2 為該不會同事吧XD

sedgewick 11/12 00:58我不是 EE 哦, 我是專門負責電磁波散射跟模擬的...

sedgewick 11/12 00:58絕對不是同事... 嘿嘿.

sedgewick 11/12 01:01那些電路我一個也不會畫, 但我會用, EE 反而不會用

kdjf 11/12 01:01資訊理論:不讓類比前級處理掉垃圾雜訊[降noise],全

kdjf 11/12 01:01紀錄下來的話一來會多很多digitizer noise(再好的AD

kdjf 11/12 01:01C都有不完美[增noise], 越多次取樣越糟)、二來要花

kdjf 11/12 01:01不成比例的算力浪費在雜訊上甚至是完全找不到訊號喔

sedgewick 11/12 01:03對, 一直都是 kd 兄說的這個問題...

sedgewick 11/12 01:03你一個 pulse 內含頻寬只有 20MHz, 那當然隨便解.

sedgewick 11/12 01:04頂級的都用 1GHz 在討論, 你只有 10us 能處理...

cwchang2100 11/12 01:04pluse compression就是做Linear FM,並不是太困難.

sedgewick 11/12 01:05然後說平行處理? 我跟你說連 memory 搬資料都來不及

sedgewick 11/12 01:06嗯, 其實我一直強調要壓到極限... 這是關鍵.

cwchang2100 11/12 01:071GHz的頻率其實沒什麼,1GHz的頻寬,那個儀器就天價.

sedgewick 11/12 01:07是的... clock rate 小事, bandwidth 大事. :)

cwchang2100 11/12 01:08你講這種極限的東西,其實並沒有多大意義.因為大部分

cwchang2100 11/12 01:08根本是用不上.反而有些不切實際.

sedgewick 11/12 01:09嗯, 我那個例子到處都有啦, wiki, MIT 林肯實驗室..

sedgewick 11/12 01:09連 matlab 都是用 1GHz 的 pulse compression 舉例

cwchang2100 11/12 01:10我們可以天天討論幾千萬噸等級的氫彈多厲害.

sedgewick 11/12 01:10但軍規就長這樣, 民用雷達還可以討論 relaxation.

cwchang2100 11/12 01:10但是,這種東西偏離現實,並沒有多大意義.

cwchang2100 11/12 01:12你講的東西都是紙面上的研究題材.就像Stretch咚咚,

sedgewick 11/12 01:12嗯, 我查 wiki 給你比較快...

cwchang2100 11/12 01:12講得天花亂墜,但是你有看過幾個實體?? 這不是很搞笑

sedgewick 11/12 01:13你往下捲到 stretch processing...

cwchang2100 11/12 01:14我都有SDR的板子,你跟我列Wiki,不要笑死我了好嗎?

sedgewick 11/12 01:14它就特別標註 df can be ... even over 1GHz.

sedgewick 11/12 01:14我就一直說你那個 SDR 就不是軍規的啊... O_O

sedgewick 11/12 01:15youtuber 很多做雷達的根本不需要掛 pulse comp.

cwchang2100 11/12 01:15你先找出一個類比的Stretch Processor的硬體照片.

cwchang2100 11/12 01:15你講這麼多,我只要求這一點點,應該不過分吧! :)

kdjf 11/12 01:17有沒有想過你沒看到先進的是因為ITAR...

sedgewick 11/12 01:17好, 我找找看; 不過 cw 兄你拿著一個例子說全世界.

cwchang2100 11/12 01:17你怎麼知道不是軍規,FPGA的軍規也只是溫度範圍和

sedgewick 11/12 01:17這也是蠻奇怪的...

cwchang2100 11/12 01:18一些耐用度,效能並沒有比民用強,這都查得到.

kdjf 11/12 01:18學術級,在ADC前做的paper那麼多,是覺得人家沒實作

kdjf 11/12 01:18硬體嗎?

cwchang2100 11/12 01:18不要拿啥軍龜當擋箭牌.

sedgewick 11/12 01:19不是 FPGA 而已, 我們家分工規商規設備是整個系統.

sedgewick 11/12 01:19怎麼會那一個元件出來討論? 難都難在過系統認證啊.

sedgewick 11/12 01:21ardware-and-software/evaluation-boards-kits/x-ba

sedgewick 11/12 01:21nd-development-platform.html

sedgewick 11/12 01:23我特別強調一遍, 電路這個我不熟...

sedgewick 11/12 01:24但說到 FPGA/CPU/GPU/DSP 之類的「用途」, 這我很熟

sedgewick 11/12 01:26至於說實體哦, 我只能摸到 TI 的雷達, 軍規的當然沒

sedgewick 11/12 01:27但民用雷達就簡單的回波作圖是有什麼好強調的!?

cwchang2100 11/12 01:27你是在唬弄我嗎? 上面還有FPGA?? 不是說不夠快???

sedgewick 11/12 01:28你不是只問我看過 stretch processing 的硬體沒嗎?

cwchang2100 11/12 01:29上面一大堆ADC,類比的Stretch Processing硬體在哪??

sedgewick 11/12 01:29那個就 ADI 的民用雷達, 它在文件說有 stretch proc

cwchang2100 11/12 01:30請問做Stretch processing的類比硬體在哪裡??

sedgewick 11/12 01:30ADC 做完前級了啊, 不然你用什麼設備處理? O_O

cwchang2100 11/12 01:30結果給我一個數位模擬的SDR開發平台?? 這也太落漆了

sedgewick 11/12 01:31這顆沒有推到極限, 它 pulse 頻寬大概只有 5MHz.

cwchang2100 11/12 01:32什麼多快又多快,根本是唬爛的,就只是一個民用雷達

sedgewick 11/12 01:32所以我才說這個電路我挺不熟的... 你問我熟的才對.

sedgewick 11/12 01:32先生, 我一直都說我摸不到軍用的啊...

cwchang2100 11/12 01:32的開發平台而已.估計你根本沒見過類比的Stretch

sedgewick 11/12 01:33軍用的, 一個 pulse 1GHz, 到處都有寫.

cwchang2100 11/12 01:33processing硬體裝置,只能唬爛1GHz的頻寬.

cwchang2100 11/12 01:34書面資料大家都看得到,沒有那麼神奇.

sedgewick 11/12 01:34wiki 有, matlab 有, rf world 也有...

sedgewick 11/12 01:34而且人家的解法統一都是 analog domain filter.

sedgewick 11/12 01:35所以我猜你也摸不到軍規雷達不是嗎!?

cwchang2100 11/12 01:35算了,就這樣吧,我也不要逼你了.水準如何自己知道.

sedgewick 11/12 01:36那你也跑真快...

kdjf 11/12 01:3710.1109/ISCAS.2018.8351569

sedgewick 11/12 01:38rapulse%20Modulation.en.html

kdjf 11/12 01:38我沒權限,這篇寫實作了硬體,IEEE應該還算可信啦

sedgewick 11/12 01:38這個 radar tutorial 也是權威...

sedgewick 11/12 01:39這個一樣說 pulse compression 內含 1GHz.

sedgewick 11/12 01:39我就覺得很奇怪, 拿著一塊板子說全世界就這樣!?

sedgewick 11/12 01:40民用雷達就那樣, 我們公司有 TI 的車用雷達.

sedgewick 11/12 01:41那個東西就沒什麼好講的, 公版點起來就會動了. O_O

sedgewick 11/12 01:42kdjf 兄感謝, 這種的我是看不懂的...

ejsizmmy 11/12 01:43其實要說電路頻率也是沒錯,好一陣子電腦那主機板

ejsizmmy 11/12 01:43上的頻率不是100M就是133MHZ....

ejsizmmy 11/12 01:43所以講到頻率其實很微妙

sedgewick 11/12 01:44其實是頻寬... XD

sedgewick 11/12 01:46其實 pulse compression 在 IEEE 有上千篇論文.

kdjf 11/12 01:46不過SE大找的硬體敘述就是direct convert, 八成是在

kdjf 11/12 01:46數位層解壓縮的

sedgewick 11/12 01:47但我被人抓住釘 FPGA 也是蠻奇怪的, 那去投一篇嘛

sedgewick 11/12 01:47既然你也這樣講那看起來是, 但這個我分不清...

sedgewick 11/12 01:48我要等 SA 畫成 datapath 我才看得懂. XD

ejsizmmy 11/12 08:31頻率跟頻寬還是正相關的,不然單看穿透性低頻訊號

ejsizmmy 11/12 08:31更穩定

user1120 11/12 09:54推好文。我雖然不知道做雷達的訊號處理,要多快的

user1120 11/12 09:55FPGA,不過"超級多應用" 一般的 FPGA 根本不夠快,

user1120 11/12 09:55畢竟為了能夠 re-config,可以吃的clock沒辦法高到

user1120 11/12 09:56哪,至於軍用的FPGA是不是有獨門絕技,這就不清處了

squelch 11/12 11:06就分段取樣處理再合併處理就好了,沒有那麼困難。

squelch 11/12 11:06差別在處理結果的時間延遲會比較大,這本來就是會

squelch 11/12 11:06發生的的事。另外設備體積也比較大,吃電這樣。FPG

squelch 11/12 11:06 A主要用途是預先設計電路,評估可行後再做成ASIC

squelch 11/12 11:06。 FPGA可以模擬純硬體下電路延遲,但是韌體程式的

squelch 11/12 11:06時 間延遲這要設計人員自己算這樣而已。

Pegasus170 11/12 16:19很精彩的說明

Pegasus170 11/12 16:20所以CMS-330就是那個跟得上的系統。